МИКРОЭЛЕКТРОНИКА, 2015, том 44, № 6, с. 464-471
- СХЕМОТЕХНИКА
УДК 621.391.31
АДАПТИВНЫЙ ЭКВАЛАЙЗЕР С КОНТРОЛЛЕРОМ МИНИМАЛЬНО ДОПУСТИМОГО ДИФФЕРЕНЦИАЛЬНОГО НАПРЯЖЕНИЯ ВЫХОДНОГО СИГНАЛА И ПСЕВДОДИФФЕРЕНЦИАЛЬНЫМ КАСКОДНЫМ ВЫХОДНЫМ БУФЕРОМ ДЛЯ 10 Гб/c ПЕРЕДАТЧИКА ПО ТЕХНОЛОГИИ КМОП 65 нм
© 2015 г. А. В. Ларионов
НИИ системных исследований Российской АН E-mail: alar@cs.niisi.ras.ru Поступила в редакцию 18.12.2014 г.
Адаптивный эквалайзер представленный в данной статье, разработан как составная часть высокоскоростного последовательного передатчика используемого в каналах с большим коэффициентом затухания сигнала. Контроллер, интегрированный в данный эквалайзер, регулирует дифференциальное напряжение выходного сигнала от текущей глубины коррекции межсимвольной интерференции, удерживая неизменным заданное минимально допустимое дифференциальное напряжение выходного сигнала, что позволяет оптимизировать потребляемую мощность выходного буфера. Также для данного эквалайзера разработана новая принципиальная схема псевдо-дифференциаль-ного каскодного выходного буфера с детерминированным джиттером DJ = 1.572 пс, пиковым выходным дифференциальным напряжением Vdjffppmax = 1.9 В и дифференциальными потерями на отражение SDD22 = —8 дБ на частоте F = 8.33 ГГц. Эквалайзер реализован по технологии КМОП 65 нм, обеспечивая передачу данных со скоростью 10 Гб/c.
DOI: 10.7868/S0544126915050063
1. ВВЕДЕНИЕ
Межсимвольная интерференция (МСИ), отражения и перекрестные помехи — три основные причины, ограничивающие максимальную скорость передачи данных в канале. Тенденция к увеличению трафика обмена информацией, между интегральными микросхемами (ИС), как для объединительных печатных плат, так и для соединений по кабелю, с приемлемыми энергетическими затратами, приводит к необходимости концентрировать особое внимание на разработке схем подавляющих негативные эффекты для каждой из вышеперечисленных причин.
Данная статья акцентирована на борьбе с МСИ, причиной возникновения которой является частотно-зависимый характер канала. Эффективный способ подавления МСИ, использование эквалайзера, позволяющего минимизировать частотную зависимость. Поскольку ослабление сигнала может быть значительным, эквалайзер применяется как на передающей, так и на приемной стороне приемопередатчика. Данная статья сфокусирована на разработке эквалайзера передатчика, одном из ключевых узлов последовательного передающего устройства.
Эквалайзер передатчика (Feed-Forward Equalizer) строится на основе не рекурсивного фильтра
с конечной импульсной характеристикой (КИХ-фильтр). Частотные характеристики и рассеиваемая мощность эквалайзера главным образом определяются сумматором, роль которого выполняет выходной буфер передатчика. По принципу реализации выходной буфер подразделяется на две основных категории. Первая реализуется на основе источника напряжения (VML, Voltage Mode Logic) [1], вторая строится на основе токовой логики (CML, Current Mode Logic) [2]. Рассеиваемая мощность VML буфера примерно в 4 раза меньше, чем у CML буфера, что делает его привлекательным для использования в мультиканальных системах. Однако, VML буфер имеет небольшое выходное дифференциальное напряжение, что ограничивает его применение для каналов с большим коэффициентом затухания. Более того, выходной импеданс, глубина эквалайзера и выходное дифференциальное напряжение VML буфера величины взаимозависимые, что неизбежно приводит к увеличению потерь на отражение, а, следовательно, к ухудшению s-параметров и выходной глазковой диаграммы, ограничивая скорость передаваемых данных. В данной работе выбор сделан в пользу CML буфера, все параметры которого управляются независимо друг от друга, что делает его более конкурентоспособным при использовании в высокоскоростных передатчиках
для передачи данных по каналу с большим коэффициентом затухания.
Таким образом, встает проблема, как снизить рассеиваемую мощность эквалайзера, в основу которого заложен много потребляющий СМЬ буфер. Хорошо известно, что в процессе сглаживания амплитудно-частотной характеристики канала, эквалайзер может работать либо в режиме усиления верхних частот, либо подавления нижних частот. Первый режим более привлекателен для экономии мощности. Существует две основных архитектуры эквалайзера поддерживающие оба режима. Каждая имеет свой недостаток. Архитектура в работе [3] для реализации функции суммирования требует увеличения числа параллельно подсоединенных каскадов пропорционально порядку фильтра. Это приводит к увеличению выходной емкости эквалайзера, следовательно, ухудшению частотных характеристик. В архитектуре [4] в тракте данных необходимо использовать дополнительный комбинаторный элемент, провоцируя дополнительную разбежку в потоках данных, увеличивая деградацию выходного сигнала.
В разделе 2 описывается общий принцип работы предложенного эквалайзера. В разделе 3 представлена конкретная реализация эквалайзера. В разделе 4 рассмотрены схемотехнические решения наиболее критичных узлов эквалайзера. В заключении сделан анализ полученных результатов.
2. АДАПТИВНЫИ КОНТРОЛЬ МИНИМАЛЬНО ДОПУСТИМОГО ДИФФЕРЕНЦИАЛЬНОГО НАПРЯЖЕНИЯ
ВЫХОДНОГО СИГНАЛА ЭКВАЛАЙЗЕРА ПЕРЕДАТЧИКА
Основная идея данной работы заключается в реализации механизма, который позволяет регулировать дифференциальное напряжение выходного сигнала эквалайзера Vdiffppact от его же текущей глубины коррекции EQACT. Определив данную зависимость, минимально допустимое дифференциальное напряжение VDIFFPPMIN, будет оставаться неизменным. Иначе говоря, механизм будет формировать минимально необходимый ток IACT выходного буфера, оптимизируя его потребляемую мощность.
Для передачи данных по каналу с большим коэффициентом затухания на скоростях выше 5 Гб/c, очень важно, чтобы коэффициенты эквалайзера передатчика имели оптимальные значения. Стандарты IEEE 802.3ap [5] (в режиме 10GBASE-KR), PCIExpress3.0 [6] и некоторые другие, поддерживают процедуру link-partner, позволяя регулировать коэффициенты эквалайзера передатчика адаптивным образом. Поскольку о качестве канала можно судить только на приемном конце, дан-
ная процедура позволяет пересылать через ответный канал необходимую информацию. Следовательно, машина состояний приемника, на дальнем конце канала, вычисляет коэффициенты не только для собственного эквалайзера, но и эквалайзера передатчика.
Коэффициенты h(i) переданные с помощью процедуры link-partner, определяют текущее значение глубины коррекции эквалайзера передатчика:
ЕаЛсТ[дБ] = 20 lg
1 - 2
X h(Q
RES J
(1)
при условии, что X h(i) < RES/2, где RES — разрешающая способность эквалайзера. Рабочий диапазон дифференциальных напряжений на выходе эквалайзера определяется значением минимально допустимого VDIFFPPMIN снизу и максимально-допустимого VDIFFPPMAX сверху. Таким образом, текущее значение дифференциального напряжения выходного сигнала эквалайзера должно подчиняться зависимости:
V,
diffppact
[В] =
vdiffppmin
X h(()'
(2)
1 - 2
RES
при устоти что УВШРРАст ^ УВШРШлх■
Рисунок 1 демонстрирует предложенный метод. Если все коэффициенты И(г) равны нулю, текущее выходное напряжение УврррРРАсТ соответствует напряжению Увшржш. По мере увеличения коэффициентов И(г) значение УврррРРАсТ растет согласно (2). Видно, что в те моменты времени, когда комбинация данных соответствует Е0АсТ (например I = 7 нс) выходное напряжение близко к значению УЫРРРРМрм- Поскольку ток выходного буфера 1АсТ связан с УцрррРРАсТ через выражение 1АсТ = = УР>РРРРРАСТ/% (К — терминирующее сопротивление), следовательно имеет минимально необходимое значение.
3. АРХИТЕКТУРА ЭКВАЛАЙЗЕРА ПЕРЕДАТЧИКА
На рис. 2 показан эквалайзер передатчика, в который интегрирован предлагаемый контроллер. Схема работает следующим образом. Два потока данных EVEN/ODD, каждый из которых имеет скорость 5 Гб/с, поступают на входы сдвигового регистра, состоящего из 8-ми защелок и 4-х мультиплексоров. Сдвиговый регистр тактируется дифференциальным тактовым сигналом CLK/NCLK с частотой 5 ГГц, формируя четыре
ti _i_i_i_i_i_i_i_
6.5 7.0 7.5 8.0 8.5 9.0 9.5
Время,нс
Рис. 1. Переходные процессы на выходе эквалайзера для различных значений EQACT.
Рис. 2. Схема эквалайзера передатчика с контроллером минимально допустимого дифференциального напряжения выходного сигнала.
потока данных PRE1/MAIN/POST1/POST2, передаваемых со скоростью 10 Гб/с и сдвинутых друг относительно друга на один единичный интервал (Ш). Далее мультиплексирующая матрица перераспределяет вклад каждого из четырех входных потоков в суммарный поток ТОиТ/№ГОиТ на выходе передатчика.
Эквалайзер реализован, как фильтр 3-го порядка, где Н(—1) компенсирует прогнозируемую МСИ, а й(+1) и й(+2) компенсируют уже накопившуюся остаточную МСИ. Мультиплексирую-
щая матрица и выходной буфер состоят из 64 одинаковых частей, определяя, таким образом, разрешающую способность эквалайзера (RES = 64). Во избежание нежелательного дребезга выходного сигнала эквалайзера коэффициенты h(i) из бинарного кода декодируются в термометр код ht(i), а уже затем поступают на мультиплексирующую матрицу и массив ЦАПов. Для программирования Vdiffppmin и Vdjffppmax контроллер содержит два цифро-аналоговых преобразователя IMAX-DAC и IMINDAC. Выбрать номинал этих напря-
10.0 10.1 10.0 10.1
Время, нс Время, нс
Рис. 3. Глазковые диаграммы на выходе эквалайзера: (а) — ЕОаст = 3.2 дБ на частоте 5 ГГц; (б) — ЕОаст = 10.1 дБ на частоте 5 ГГц.
жений, можно воспользовавшись информацией указанной в спецификации на соответствующий стандарт. Для того чтобы выполнялось условие (2), опорные токи массива ЦАПов формируются блоком IMINDAC.
Как отмечалось ранее, УВ1РРРРАСТ < Ув1РРРРМАХ. Выполнить это условие, можно интегрировав в контроллер токовый компаратор 1СОМР Если 1АСТ превысит определенное значение, компаратор блокирует дальнейшее увеличение Е0АСТ.
Отметим, что эквалайзер при необходимости также может работать в режиме подавления нижних частот. Для этого цифро-аналоговый преобразователь IMINDAC просто выполняет функцию IMAXDAC, и на оборот.
Исходя из предложенной в данной работе архитекту
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.