11. Samotaev N. N., Sokolov A. V., Vasiliev A. A., et al. Proc. pp. 29—30, International Symposium on Olfaction and Electronic Noses (ISOEN 2007), Russia, St. Petersburg, 3—5 May 2007.
Николай Николаевич Самотаев — канд. техн. наук, кафедра Микро- и наноэлектроники, Национальный исследовательский ядерный университет "МИФИ" (НИЯУ "МИФИ");
E-mail: samotaev@mail.ru
® (495) 585-82-73
Борис Иванович Подлепецкий — канд. техн. наук, доцент кафедры Микро- и наноэлектроники, НИЯУ "МИФИ";
E-mail: bobpod@list.ru
® (495) 324-01-84
Алексей Андреевич Васильев — д-р техн. наук, вед. научн. сотрудник РНЦКурчатовский институт, Институт прикладной химической физики (ИПХФ);
E-mail: A-A-Vasiliev@yandex.ru
® (499) 196-95-94
Александр Викторович Писляков — канд. техн. наук, РНЦ Курчатовский институт, ИПХФ;
® (499) 196-95-94
Андрей Владимирович Соколов — РНЦ Курчатовский институт, ИПХФ.
E-mail: sok44@mail.ru
® (499) 196-95-94 □
УДК 681.586:681.518:621.3.049.77
ИНТЕРФЕЙСНЫЙ SPI-МОДУЛЬ ДЛЯ УСТРОЙСТВ ПЕРВИЧНОЙ ОБРАБОТКИ В ВИДЕ "СИСТЕМ НА КРИСТАЛЛЕ"1
И. И. Шагурин, В. М. Тарнавский
Описана структура и функционирование интерфейсного модуля, обеспечивающего в контрольно-измерительных системах связь датчиков и первичных преобразователей с управляющим микроконтроллером или микропроцессором. Разработанный модуль реализует широко распространенный интерфейс 8Р1 и представляет собой синтезируемый сложно-функциональный блок, который может быть использован в составе контрольно-измерительных устройств, разрабатываемых в виде "систем на кристалле".
Ключевые слова: датчик, контрольно-измерительная система, система на кристалле, интерфейсный модуль, последовательный периферийный интерфейс, БР1.
В современных контрольно-измерительных устройствах и системах применяются разнообразные датчики, использующие различные формы представления выходной информации: аналоговую, цифровую, импульсную и другие. Обслуживание датчиков выполняется с помощью специализированных устройств, осуществляющих первичную обработку и преобразование информации, а также обеспечивающих необходимый контроль режима функционирования дат-
1 Статья подготовлена по материалам работ, выполненных по государственному контракту в рамках Федеральной Целевой Программы "Научные и научно-педагогические кадры инновационной России" 2009—2013 гг.
чиков. В состав устройств первичной обработки и преобразования (УПОП) могут входить различные аналоговые, аналого-цифровые и цифровые блоки, осуществляющие усиление, фильтрацию, аналого-цифровое и цифроаналоговое преобразование и другие процедуры предварительной обработки данных. Обычно на выходе УПОП формируются сообщения, содержащие необходимые данные в цифровой форме, дальнейшая обработка которых производится с помощью микропроцессоров или микроконтроллеров.
До недавнего времени УПОП создавались на базе серийно выпускаемых интегральных микросхем и дискретных компонен-
тов. Современная микроэлектронная технология позволяет интегрировать аналоговые, цифровые и аналого-цифровые блоки в виде специализированных СБИС класса "система на кристалле" (СнК). При проектировании СнК широко используются готовые сложно-функциональные блоки (СФ-блоки), которые предоставляются рядом компаний [1, 2]. Использование СнК вместо "систем на плате" обеспечивает существенное снижение массо-габаритных показателей, сокращение энергопотребления, повышение производительности и надежности.
Типовая структура фрагмента контрольно-измерительной системы с использованием УПОП,
Датчики
Устройство первичной обработки и преобразования данных Интерфейсный модуль л к Интерфейсный модуль Микроконтроллер
N V
Рис. 1. Типовой вариант включения устройств первичной обработки и преобразования данных в контрольно-измерительные системы
реализованной в виде СнК, показана на рис. 1. В состав УПОП кроме блоков, реализующих обработку и преобразование информации, входит интерфейсный модуль, обеспечивающий связь с управляющим микроконтроллером. Этот модуль должен поддерживать стандартный протокол обмена данными, позволять микроконтроллеру получать необходимые данные от УПОП, задавать требуемый режим функционирования подключенных к УПОП датчиков, контролировать текущее состояние входящих в состав УПОП блоков.
Одним из наиболее широко распространенных стандартных интерфейсов, реализующих связь микроконтроллеров с периферийными устройствами, является последовательный синхронный интерфейс SPI (Serial Peripheral Interface), который отличается простотой, надежностью и достаточной скоростью передачи данных [3]. В состав большинства серийно выпускаемых микроконтроллеров входит модуль SPI, поэтому этот тип интерфейса был выбран для реализации в составе СнК, выполняющей функции УПОП.
Модули SPI могут функционировать в режиме "ведущего" (Master) или "ведомого" (Slave). Так как инициатором обмена в системе обычно является управляющий микроконтроллер, то он работает в режиме Master, формируя синхросигналы об-
мена SCK и сигнал выборки ведомого устройства STE. Обмен осуществляется путем последовательного ввода—вывода данных, предварительно записанных в сдвиговые регистры ShRg ведущего и ведомого SPI-моду-ля, кольцевое соединение которых осуществляется соединением выводов MISO (Master Input — Slave Output) и MOSI (Master Output — Slave Input). Модуль SPI, реализуемый в составе УПОП, работает только в режиме "ведомого", что позволяет упростить структуру модуля и снизить его энергопотребление.
Общая структура разработанного интерфейсного модуля показана на рис. 2. В состав мо-
дуля входят 8-разрядные регистры сдвига ShЯg, команд СтЯ^,, данных В1В$ и состояния StЯg. Регистр СтВ$ служит для хранения очередной команды обмена, которая последовательно вводится микроконтроллером в регистр БкЩ по линии М081. В регистр
поступают из регистра данные, вводимые микроконтроллером МКдля записи в регистры внутренних блоков УПОП. Регистр StЯg содержит контрольные биты С1, задающие режим функционирования отдельных блоков УПОП (например, их включение или отключение), и биты состояния Б1, указывающие текущее состояние этих блоков (например, их готовность к приему или выдаче данных). Состав и назначение битов С1, определяются конкретной структурой УПОП.
Адресные дешифраторы ЛС-Я, БС-М"обеспечивают формирование сигналов выборки CS регистров, которые служат источниками или приемниками данных для различных блоков УПОП. Соответствующие коды адреса ЯА, МА содержатся в команде, поступающей от микро-
Шина чтения
Рис. 2. Структура интерфейсного модуля
7 6 0
1 R/W | RA или WA 1
Рис. 3. Формат команды, поступающей от управляющего микроконтроллера
контроллера. Регистр StRg работает как в режиме записи (прием управляющих битов С1 от микроконтроллера), так и в режиме чтения, при этом биты состояния , доступны только для чтения. Регистры ShRg, CmRg, DtRg тактируются синхросигналами БСК микроконтроллера, для синхронизации остальных регистров используется внутренний генератор тактовых импульсов СЬК, входящий в состав УПОП.
Схема управления содержит 4-разрядный счетчик СИТ, переключаемый синхросигналами БСК, и управляющую логику СЬ. Эта схема в требуемые моменты времени формирует необходимые управляющие сигналы:
— СЕ, DE — разрешение приема очередной команды или данных в CmRg, DtRg;
— ЖЕ — разрешение записи считываемых данных в регистр ShRg;
— RS, Ж, — разрешение выдачи сигналов выборки С,, соответственно, при чтении и записи данных в регистры УПОП.
Кроме того, схема СЬ формирует сигнал Я,Т, выполняющий сброс всех регистров в начальное состояние при включении напряжения питания или поступлении сигнала сброса ЫЯБТ от управляющего микроконтроллера.
Обмен данными между УПОП и микроконтроллером организуется двухцикловыми сеансами, которые инициируются микроконтроллером.
В первом цикле от микроконтроллера поступает команда, указывающая тип выполняемого обмена и адрес регистра-абонента. Формат команды показан на рис. 3.
Старший бит команды Я/Ж задает тип обмена: чтение данных из УПОП при Я/Ж = 0, запись данных в регистры УПОП при Я/ Ж = 1. В соответствии с типом цикла в команде задается адрес регистра источника ЯА или регистра приемника ЖА. Таким образом для каждого типа цикла обеспечивается адресация до 128 8-разрядных регистров, одним из которых является регистр состояния StRg.
Получив команду чтения, схема СЬ формирует управляющие сигналы, которые обеспечивают выборку адресуемого регистра-источника и запись его содержимого в регистр ShRg. Поэтому в сеансе чтения промежуток времени между окончанием первого цикла и началом второго должен быть достаточным для выполнения указанных операций.
Во втором цикле производится последовательный вывод данных, записанных в регистр ShRg (сеанс чтения) или последовательный ввод данных от микроконтроллера в регистр ShRg (сеанс записи). В сеансе записи после завершения ввода данных схема СЬ формирует управляющие сигналы, обеспечивающие запись поступивших данных в регистр DtRg, выборку адресуемого регистра-приемника и передачу в него содержимого DtRg. Поэтому после сеанса записи до начала следующего цикла должен быть обеспечен промежуток времени, достаточный для передачи данных из регистра ShRg в регистр DtRg.
В случае, если требуется обеспечить обмен данными с разрядностью более 8-и, организуется их побайтная пересылка. При этом каждый байт должен иметь
свой адрес, и обмен выполняется за несколько сеансов.
Разработанный интерфейсный SPI модуль реализован в виде RTL-модели, написанной на языке Verilog. Проведенная верификация модели средствами Xilinx ISE показала корректность ее функционирования. Таким образом, данный модуль может использоваться как синтезируемый СФ-блок при проектировании СнК стандартными средствами САПР компаний Cadance или Synopsys.
На основе описанной общей модели разработан вариант интерфейсного модуля для использования в составе СнК, которая обеспечивает обслуживание прецизионного датчика давления, реализованного на базе тензо-чувствительного моста. В состав СнК входят 16-разрядный АЦП, два 14-разрядных ЦАП, использ
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.