Автоматика и телемеханика, № 2, 2015
Безопасность, живучесть, надежность,
техническая диагностика
© 2015 г. Г.П. АКСЕНОВА, канд. техн. наук (aksenova@ipu.ru) (Институт проблем управления им. В.А. Трапезникова РАН, Москва)
ЛОКАЛИЗАЦИЯ НЕИСПРАВНОГО МНОГОВЫХОДНОГО БЛОКА В ДИСКРЕТНОМ УСТРОЙСТВЕ
Рассматривается матричный способ локализации неисправного блока, предложенный автором ранее, применительно к дискретному устройству с многовыходными блоками. При этом решается вопрос сокращения объема контролирующей аппаратуры путем соответствующего построения матрицы блочных выходов. Дан алгоритм такого построения.
1. Введение
К техническим системам ответственного назначения, таким как военная и космическая техника, ядерные и химические реакторы, подводные и летательные аппараты, предъявляются жесткие требования по надежности. Часто такие системы эксплуатируются в тяжелых условиях: при высокой или низкой температуре, при действии агрессивных сред. Отказы таких систем могут привести к катастрофическим последствиям и потерям, несоизмеримыми с затратами на средства диагностики, которые могли бы предотвратить эти последствия. Такие системы необходимо строить отказоустойчивыми.
Построение отказоустойчивых систем требует введения избыточных (резервных) элементов, которыми заменяют отказавшие элементы и тем самым восстанавливают систему. Обеспечение отказоустойчивости системы подразделяется на три задачи:
1) проверка исправности системы в целом,
2) установление источника неисправности, т.е. локализация отказавшей компоненты,
3) системная реконфигурация / восстановление.
В последнее время опубликовано немало работ по отказоустойчивому проектированию (см., например, [1-6]). Особо остановимся на работе [1], которую сами авторы называют революционной. В ней обращается внимание на то, что уменьшение нанометрового диапазона в производстве полупроводниковой продукции приводит к увеличению плотности тока и в результате этого -к подъему температуры чипа, что, в свою очередь, ведет к увеличению количества сбоев и устойчивых неисправностей. Вследствие этого ускоряется деградация полупроводникового материала. Ведущие технологи-эксперты предупреждают проектировщиков, что надежность чипов начнет ухудшаться.
В связи с этим в будущем решение задачи обеспечения надежности устройств должно перейти к проектировщикам.
В [1] авторы предлагают "мелкозернистую" реконфигурируемую архитектуру чипа для построения надежных мультипроцессоров. Архитектура названа StageNet (SN) - ступенчатая сеть. SN состоит из одинаковых процессоров. Каждый процессор собирается в виде ступеней конвейера. Логически ступени представляют собой узлы (блоки) процессора, которые последовательно (ступень за ступенью) выполняют обработку данных (например, блок ввода данных, декодер, блок вывода данных и т.д.). В терминах схемного построения ступени - это мысленное разграничение процессора на блоки в местах, где данные запоминаются. Построена SN следующим образом. Пусть число конвейерных ступеней в процессоре равно п. Расположим их в ряд; получим фрагмент структуры, который авторы назвали слайсом (т.е. куском). Пусть в чип поместилось m процессоров, т.е. имеем m слайсов. Соединим выход i-й ступени (i = 1,... ,п) каждого процессора со всеми i + 1 ступенями остальных m — 1 процессоров переключателями типа crossbar. Использование переключательной сети такого рода дает возможность любой i-й ступени в предлагаемой архитектуре быть соединенной с любой (i + 1)-й ступенью, даже если последняя в другом слайсе. При этом любые ступени легко разъединяются, т.е. неисправность легко может быть изолирована. Таким образом, нет необходимости иметь отдельный холодный резерв. В SN-архитектуре можно использовать избыточность, присущую мультипроцессору (много одинаковых процессоров), путем заема (или совместного владения) ступеней от другого слайса. По мере того как блоки (ступени) изнашиваются и отказывают, SN постепенно деградирует. SN-архитектура максимально продлевает жизнь чипу, требуя при этом небольших дополнительных затрат площади (15 %).
В данной работе решается задача, предшествующая этапу восстановления, а именно: задача 2 нахождения неисправного блока (применительно к описанной выше SN-архитектуре - неисправной ступени). Разработчики систем тестирования постоянно нацелены при этом на снижение всяческих затрат (стоимостных, временных, аппаратурных). В данной статье рассматривается вопрос сокращения объема контролирующей аппаратуры, предназначенной для анализа тестовой реакции. Статья является развитием работы автора [7].
2. Эффективность использования сигнатурного анализатора
Рассматривается дискретное устройство (ДУ), состоящее из N блоков. Тестирование ДУ организовано поблочно: на каждый блок подается тест, выходная реакция анализируется. Анализ тестовой реакции обычно проводится при помощи сигнатурного анализатора (СА), представляющего собой регистр сдвига с обратными связями. СА сжимает длинную выходную реакцию проверяемого блока в одно ключевое слово (сигнатуру). Полученная сигнатура сравнивается с хранящейся эталонной сигнатурой (т.е. с сигнатурой, полученной при правильном функционировании блока). При равенстве сигнатур делается вывод об исправности блока, в противном случае блок неисправен.
В [7] рассматривается ДУ, реализованное в ПЛИС и содержащее только одновыходные блоки (в качестве которых выступают конфигурируемые
логические блоки ПЛИС). Здесь будем рассматривать ДУ, состоящее из многовыходных блоков. Блоки имеют разное число выходов, которое обозначим через щ, где г - номер блока.
СА реализуется в виде регистра сдвига с обратными связями. Различают СА одноканальные (одновходовые) и многоканальные (многовходовые). Появление многоканальных СА было вызвано тем, что при тестировании многовыходных ДУ требуется исследование достаточно большого количества выходных реакций, число которых может достигать нескольких сотен. И если при анализе щ-выходной схемы использовать одноканальный СА, то это приведет к увеличению в т раз времени, необходимого для последовательного анализа всех выходов, либо оборудования, требуемого для реализации т СА (т.е. по одному СА на каждом выходе).
Достоверность СА оценивается вероятностью р необнаружения ошибок в анализируемой последовательности. Как показано в [8], значение достоверности не зависит от вида обратных связей в СА и определяется только его длиной I, т.е. числом его разрядов. Чем больше I, тем больше достоверность. Однако уже для I = 16 значение р = 1/216 = 0,0000152 достаточно близко к нулю, и дальнейшее увеличение I не приводит к заметному повышению достоверности сигнатурного анализа. Напротив, увеличение значения I в случае од-ноканального СА приводит к нежелательному повышению разрядности СА, т.е. к возрастанию аппаратурных затрат. Поэтому на практике целесообразно применять СА с числом разрядов, не превышающим 32.
Для многоканального СА введем такое понятие, как эффективность использования СА. Под эффективностью (е) использования СА (в процентах) будем понимать степень загруженности входов СА при подключении его к выходам проверяемого блока:
т ■
(1) е = у 100 %,
где т - число выходов г-го блока, I - число разрядов в СА (или длина СА).
Рассмотрим три случая соотношения т и I.
Случай 1. т = I.
Этот случай оптимальный с точки зрения использования аппаратуры СА. Здесь на все входы СА подаются выходные сигналы с проверяемого блока и е = 100 %. Другими словами, на каждый выход проверяемого блока тратится один триггер из аппаратуры СА.
Случай 2. т < I.
Ясно, что в этом случае аппаратура СА используется неэффективно. В предельном случае, когда т = 1, затраты составят I триггеров аппаратуры СА на один выход проверяемого блока. Значит, если применять СА длиной I ^ 16, то при т = 1 затраты на СА в 16 или более раз превосходят затраты в случае 1.
Случай 3. т > I.
В этом случае на один проверяемый блок требуется более одного СА:
а) если т кратно I, то число требуемых СА равно щ/\ и затраты на СА будут оптимальны, как в случае 1;
Ь) если т не кратно I, то число требуемых СА равно |п^/1|, где |-| обозначает ближайшее целое число, большее щ/1. При этом затраты на СА будут неоптимальны, потому что один из этих СА (который загружался последним и которому досталось число выходов, меньшее I) будет использоваться неэффективно, как в случае 2.
Повысить эффективность использования СА в случае 3Ь можно путем увеличения разрядности всех или нескольких из (\щ/Ц — 1) СА, чтобы поглотить все выходы, доставшиеся последнему СА. Однако это можно делать, когда допускается применение произвольных СА и есть для этого возможности. В противном случае см. примечание в разделе 4.
Что касается случая 2, то в данной статье эффективность использования СА предлагается повышать путем совместного использования одного СА для нескольких блоков. Тогда, например, если блоки одновыходные, то один СА будет анализировать реакцию I блоков.
Однако при совместном использовании СА для нескольких блоков теряется возможность локализации неисправного блока, потому что в СА реакции этих блоков смешиваются. Решить этот вопрос можно путем использования матричного способа локализации неисправности.
3. Матричный способ локализации неисправного многовыходного блока
В [7] предложен матричный способ локализации неисправности в ДУ, состоящем только из одновыходных блоков. Этот способ обладает способностью к локализации неисправного блока и требует небольших затрат контролирующей аппаратуры.
Напомним суть предложенного способа:
1) проверяемые блоки располагаются (произвольно) в виде (т х к)-матрицы, где т - число ее строк, к - число столбцов (см. рисунок);
2) каждому блоку присваивается номер (г, у), где г - номер строки и у - номер столбца, в которых находится этот блок;
3) блоки каждой строки г (г = 1 ,...,т) подключаются к своему многоканальному анализатору СА^, а блоки каждого столбца у (у = 1,... ,к) - к своему СА^- (см. рисунок). Для этого потребуется т к-разрядных СА для строк и к т-разрядных СА' для столбцов.
При наличии в ДУ неисправного элемента (г, у) н
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.