МИКРОЭЛЕКТРОНИКА, 2009, том 38, № 1, с. 53-63
МОДЕЛИРОВАНИЕ И АНАЛИЗ РАДИАЦИОННЫХ ЭФФЕКТОВ В МИКРОЭЛЕКТРОННЫХ ИЗДЕЛИЯХ
УДК 621.382
АНАЛИЗ РАБОТОСПОСОБНОСТИ СУБМИКРОННЫХ КМОП СБИС ОЗУ ПРИ ЭКСТРЕМАЛЬНЫХ ТЕПЛОВЫХ РЕЖИМАХ
© 2009 г. А. А. Краснюк1, В. Я. Стенин1' 2, И. Г. Черкасов1, А. В. Яковлев1
1НИИ системных исследований РАН, 2Московский инженерно-физический институт (государственный университет)
stenin@kaf3.mephi.ru. bodlero@mail.ru. Поступила в редакцию17.07.2008 г.
Моделирование и экспериментальное исследование теплового изменения характеристик КМОП ячеек памяти субмикронных КМОП ОЗУ в широком диапазоне температур от минус 50°С до +150°С показали, что СБИС с субмикронными проектными нормами на основе объемного КМОП с эпитаксиальными слоями 0.35 мкм и индустриального объемного КМОП 0.18 мкм технологических процессов в целом обеспечивают высокие предельно допустимые тепловые режимы эксплуатации. Результаты моделирования подтверждены на тестовых субмикронных КМОП ОЗУ с проектными нормами 0.35 мкм и 0.18 мкм на основе 6-транзисгорных ячеек памяти и 12-транзисторных ячеек памяти со структурами типа HIT (Heavy Ion Tolerant) и DICE (Dual Interlocked Storage Cell). Полученные в результате исследований результаты позволяют проводить обоснованный выбор ячеек памяти для практической разработки СБИС статических ОЗУ, предназначенных для использования в экстремальных условиях.
PACS 85.40.-e
1. ВВЕДЕНИЕ
Наиболее информативными для исследования тепловых характеристик субмикронных цифровых КМОП СБИС следует считать СБИС статических оперативных запоминающих устройств (СОЗУ), поэтому обоснована разработка структур с субмикронными проектными нормами в виде тестовых СОЗУ.
Важной областью применения субмикронных КМОП СБИС является аппаратура с повышенной сбоеустойчивостью к действию отдельных ядерных частиц [1], работающая в экстремальных тепловых условиях.
Моделирование и экспериментальные исследования использованы в работе как дополняющие исследования, позволяющие обосновать выбор ячеек памяти для практической разработки сбоеустойчи-вых ОЗУ, предназначенных для использования в экстремальных тепловых условиях.
Исследование временных параметров субмикронных ячеек памяти и их температурных зависимостей проводились путем моделирования с использованием средств САПР Cadence, моделировались токи потребления в статическом режиме, оценивались значения напряжения сохранения данных по переключательным характеристикам ячеек. Экспериментальные исследования тестовых структур субмикронных ОЗУ состояли в определении характеристик ОЗУ при различных напряжениях сохра-
нения данных в широком диапазоне температур от минус 50 до +150°С и токов потребления в статическом режиме.
2. ВАРИАНТЫ ЯЧЕЕК ПАМЯТИ ДЛЯ ТЕСТОВЫХ ОЗУ
Для объемной КМОП технологии требования к тестовым структурам с субмикронными проектными нормами как объектам исследования были сформулированы следующим образом - функциональный тип тестового кристалла - статические КМОП ОЗУ; информационный объем - не менее 16 кбит; проектные нормы - 0.35 и 0.18 мкм. Банки ячеек памяти на основе 6-транзисторных ячеек и 12-транзисторных ячеек памяти со структурой HIT [2] и DICE [3].
В основу тестовых статических ОЗУ на основе 6-транзисторных ячеек памяти положены структуры, топологии которых спроектированы так, чтобы обеспечить наибольшую емкость в цепи обратной связи для повышения помехо- и сбоеустойчиво-сти ячеек. С этой целью увеличена постоянная времени в цепи обратной связи за счет увеличения ширины р-канальных транзисторов и, соответственно, уменьшено отношение крутизн n- и р-канальных транзисторов.
Анализ результатов моделирования 6-транзисторных ячеек памяти, спроектированных как по нормам 0.35 мкм, так и по нормам 0.18 мкм, свиде-
Таблица 1. Параметры транзисторов 6-транзисторных ячеек ОЗУ по проектным нормам 0.35 мкм
Тип ячейки памяти Параметр Транзисторы связи «-канальные транзисторы р-канальные транзисторы
Стандартная L, нм 400 350 350
W, нм 700 1100 800
С уменьшенным L, нм 400 350 350
отношением крутизн W, нм 700 1000 1200
Таблица 2. Параметры транзисторов 6-транзисторных ячеек ОЗУ по проектным нормам 0.18 мкм
Тип ячейки памяти Параметр Транзисторы связи «-канальные транзисторы р-канальные транзисторы
Стандартная L, нм 220 180 180
W, нм 220 360 230
С уменьшенным от- L, нм 220 180 180
ношением крутизн W, нм 220 240 400
тельствует о том, что ячейки с уменьшенным отношением крутизн транзисторов в триггере менее быстродействующие (на 24.. .60% в зависимости от модели транзисторов и норм проектирования) по сравнению со стандартными ячейками памяти. Изменение температуры сильнее сказывается на быстродействии ячеек с выравниванием крутизны. Достоинством данного типа ячеек является меньшее изменение уровня логического нуля с изменением температуры - на 10.80%, что повышает помехоустойчивость ячейки, а также большая величина критического заряда - на 10.100%, необходимого для переключения триггера ячеек памяти, что свидетельствует о повышенной сбое-устойчивости ячеек с уменьшенным отношением крутизн.
Параметры транзисторов ячеек памяти, спроектированных по нормам 0.35 мкм, приведены в табл. 1. Крутизна я-канальных транзисторов больше крутизны р-канальных транзисторов для стандартной ячейки ОЗУ в 6.8 раз (в зависимости от отношения подвижностей электронов и дырок для данной технологии). Для ячейки памяти с уменьшенным отношением крутизн их соотношение составило 2.4.
Параметры транзисторов ячеек памяти, спроектированных по нормам 0.18 мкм, приведены в табл. 2. Крутизна я-канальных транзисторов больше крутизны р-канальных транзисторов для стандартной ячейки ОЗУ в 7.9 раз (в зависимости от отношения подвижностей электронов и дырок для данной технологии). Для ячейки с уменьшенным различием крутизн их отношение составило 3.5.
Ячейки памяти с уменьшенным отношением крутизн транзисторов положены в основу банков ячеек памяти тестовых статических ОЗУ: SRAM
1Kx16 (КМОП 0.35 мкм); SRAM 4Kx16 (КМОП 0.18 мкм).
Тестовая структура SRAM 1Kx16 (КМОП 0.35 мкм) представляет собой статическое однопор-товое асинхронное ОЗУ. Массив ячеек памяти состоит из триггерных 6-транзисторных ячеек памяти, напряжение питания 3.3 В. Площадь, занимаемая ячейкой, 8.75 x 5.60 мкм2. Общая площадь SRAM 1Kx16 составила 903.0 x 1186.6 мкм2.
Тестовая структура SRAM 4Kx16 (КМОП 0.18 мкм) представляет собой статическое однопор-товое синхронное ОЗУ. Массив ячеек памяти состоит из триггерных 6-транзисторных ячеек памяти, напряжение питания 1.8 В. Площадь, занимаемая ячейкой, 2.30 x 3.73 мкм2. Общая площадь SRAM 4Kx16 составила 414.30 x 1472.11 мкм2.
На рис. 1 представлена для примера структурная схема SRAM 4Kx16 (0.18 мкм). Назначение сигналов памяти SRAM 4Kx16: шина адреса -ADR(11 : 0); двунаправленная шина данных -DQ<15 : 0); сигнал тактирования - CLK; сигнал разрешения работы памяти - CEN; сигнал разрешения записи - WEN; сигнал разрешения вывода данных - OEN.
Было проведено моделирование временных параметров субмикронных ОЗУ. В качестве примера приведем параметры тестовой структуры SRAM 1Kx16 0.35 мкм. Моделировался цикл записи/чтения в ячейки памяти по адресу 0010h. Использовалось четыре банка 6-транзисторных ячеек с организацией 256 x 8. Общий объем моделируемой памяти -1 K. Измерялось время установления достоверных данных от момента подачи сигнала OEB - íOEDV; время установления данных с момента подачи положительного фронта сигнала WEB - íWDV; время
Банк ячеек памяти
4К х 8
л А
\i \t
А л
1 Г U
а
FT
Л Л
о о
V V
а Q
Банк ячеек памяти
4К х 8
л <п
V <
II
X <
л
CD <N V
<
WKZlZNZ hJWWW ОО^О
л о
V <
п 1У \t \t
А л
\t \!
а
* Л \ Л
5 5
1 1
00 00
V V
Q а
Рис. 1. Структурная схема КМОП ОЗУ 4Kx16: 1 - дешифраторы строк; 2 -4 - буферы ввода-вывода; 5 - мультиплексоры и усилители считывания
■ дешифратор столбцов; 3 - управляющая логика;
1
5
5
4
4
установления достоверных данных после подачи сигнала PDB - iPDBDV; время появления данных при сигнале OEB низкого уровня при подаче сигнала адреса iADV. В табл. 3 приведены результаты моделирования параметров разработанного модуля SRAM 1Kx16 (КМОП 0.35 мкм) и сравнение их с параметрами асинхронного СОЗУ MITEL Semiconductors MNOA 200 Series, выполненного также по проектным нормам 0.35 мкм.
Для повышения сбоеустойчивости ОЗУ используют ячейки с различными схемотехническими решениями, позволяющими уменьшить или практически полностью устранить влияние воздействий от-
дельных ядерных частиц. В основу тестовых структур ОЗУ положены ячейки типа HIT (Heavy Ion Tolerant) и DICE (Dual Interlocked Storage Cell), которые представляют собой 12-транзисторные ячейки памяти с дополнительно введенными цепями на шести транзисторах (в ячейке HIT [2]) и дополнительным триггером (в ячейке DICE [3]) для восстановления исходного состояния, искаженного в результате сбоя.
В САПР Cadence были спроектированы топологии ячеек DICE и HIT для субмикронных технологий КМОП с проектными нормами 0.35 мкм и 0.18 мкм. Тестовая структура КМОП ОЗУ SRAM
Таблица 3. Сравнение характеристик разработанного ОЗУ по нормам 0.35 мкм и СОЗУ MNOA
Параметр SRAM 1Кх16 MNOA 2Кх16
tPDBDV, нс 2.9 3.1
%DV, нс 2.6 2.8
¿ADV, нс 2.9 3.2
tOEDV, нс 0.6 0.3
Таблица 4. Оценки быстродействия КМОП ячеек памяти с нормами 0.35 мкм при температуре +25°С
Тип ячейки памяти 6T 6T_S DICE HIT
Время установления логического нуля, пс 110 143 88 95
Относительное быстродействие 1 1.3 0.80 0.91
13.8Kx16 (КМОП 0.35 мкм) является структурой с повышенной сбоеустойчивостью [4]. Структура представляет собой статическое однопортовое асинхронное ОЗУ. Общая площадь, занимаемая ОЗУ: 6900.60 x 2883.75 мкм2. Доступное адресное пространство 0000h-35CFh. Объем памяти обусловлен ограничением, накладываемым размером площадки для кристалла в корпусе. Линии питания и общей шины ядра кристалла и периферийных блоков разделены для увеличения помехоустойчивости.
Тестовая структура КМОП ОЗУ SRAM 16Kx16 (КМОП 0.18 мкм) представляет собой статическое однопортовое асинхронное ОЗУ [4]. Площадь, занимаемая яч
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.