Ким А.А., аспирант Московского государственного института электронной техники
ДВУХМОДУЛЬНАЯ СТРУКТУРА ИТЕРАТИВНОГО ДЕКОДЕРА НИЗКОПЛОТНОСТНЫХ СВЁРТОЧНЫХ КОДОВ
В статье представлена структура двухмодульного итеративного декодера низкоплотностных свёрточных кодов и указаны оптимальные методы декодирования. Разработанная структура и оптимизированные методы позволяют получить дополнительный энергетический выигрыш кодирования порядка 0,4-0,5 дБ, без увеличения аппаратных затрат на реализацию.
TWO-STAGE STRUCTURE OF ITERATIVE DECODER FOR LOW DENSITY PARITY CHECK CODES
This paper presents a structure of a two-stage iterative decoder for low density parity check (LDPC) convolutional codes. Developed structure and optimized decoding methods allow to improve coding gain for about 0,4-0,5 dB without increasing hardware resources for implementation.
При высокоскоростной передаче информации для улучшения энергетических и скоростных характеристик системы применяется помехоустойчивое кодирование. Особую важность имеет проблема оптимизации алгоритмов и методов кодирования/декодировании для их эффективной реализации. Одним из новых перспективных классов помехоустойчивых кодов являются коды на основе низкоплотностных матриц проверки чётности (low density parity check - LDPC) [1-2]. Теоретические исследования показали возможность конструирования низкоплотностных кодов, позволяющих приблизится вплотную к пределу Шеннона [3] при использовании методов итеративного вероятностного декодирования (декодирования с мягким решением).
В общем случае низкоплотностной код задаётся бинарной проверочной матрицей H, которая является разреженной, т.е. имеет относительно малое количество единиц в строках и столбцах при большом размере самой матрицы и остальных нулевых элементах. Для вероятностного декодирования низкоплотностных кодов применяются методы на основе модификации алгоритма декодирования по максимуму апостериорной вероятности (MAP) [4]. В данной статье рассмотрена двухмодульная структура итеративного декодера с использованием комбинации субоптимального алгоритма суммы минимумов (min-sum) [5] и его оптимизированного варианта с жестким решением, посредством применения метода инверсии бита (bit-flipping) [6].
Двухмодульный итеративный декодер представляет собой два последовательно соединённых независимых декодера: декодер первого уровня с мягким решением, промежуточный вычислитель жесткого решения и декодер второго уровня с жёстким решением (Рисунок 1). Декодер первого уровня с мягким решением использует алгоритм min-sum и состоит из последовательно соединённых независимых процессоров, работающих параллельно в конвейере в режиме скользящего окна. Декодер оперирует побитовыми оценками надёжности принятых информационных символов в виде логарифма отношения правдоподобия (log-likelihood ratio - LLR). Промежуточный вычислитель жесткого решения фактически является одиночным процессором декодера с мягким решением с отличными от него выходными дан-
ными - жесткими решениями [5]. Декодер второго уровня оперирует исключительно жесткими решениями, которые представляют собой двоичные значения, и имеет аналогичную декодеру первого уровня внутреннюю структуру. Принципиальное отличие заключается в методе декодирования. Разработанный алгоритм работы декодера второго уровня является применением метода «инверсии бита» [6] к вычислению выходных жестких решений в упрощённом алгоритме суммы минимумов.
Для исследования модели двухмодульной структуры декодера и методов декодирования используется низкоплотностной свёрточный код с постоянной по времени матрицей H c параметрами (37, 2, 5), кодовой скоростью 2/5 и длиной окна 185. Производится сравнение двух типов структур итеративных декодеров. Декодер 1 является одномодульным итеративным декодером и состоит только из модуля декодера первого уровня с 11 процессорами и промежуточного вычислителя жестких решений. Декодер 2 является двухмодульным декодером, состоящим из декодера первого уровня с 10 процессорами, промежуточного вычислителя жестких решений и декодера второго уровня с 10 процессорами. Моделирование производится для двоичной фазовой манипуляции (BPSK) в канале с аддитивным белым гауссов-ским шумом (AWGN).
На Рисунке 2 представлены графики зависимости вероятности ошибки на бит (BER) от отношения энергии сигнала на бит к спектральной плотности шума (Et/No) для двух типов итеративных декодеров. Исходя из результатов моделирования, энергетический выигрыш при использовании двухмодульного итеративного декодера составляет 0,4-0,5 дБ для вероятности ошибки 10-7 по сравнению с обычным итеративным декодером с мягким решением.
Сравнительные оценки производительности и аппаратных затрат на реализацию декодеров приведены в Таблице 1. Одномодульный и двухмодульный итеративные декодеры реализованы на базе ПЛИС Xilinx Vitrex 4 LX60.
Таблица 1.
Сравнительные оценки итеративного декодера с мягким решением (Декодер 1) и двухмодульного итеративного декодера (Декодер 2)
Параметры Декодер 1 Декодер 2
Процессоры первого уровня 11 10
Процессоры второго уровня Нет 10
Вентили 45% 46%
Блоки памяти (18Кбит) 44 40
Пропускная способность 50 Мбит/сек 50 Мбит/сек
Энергетический выигрыш 7,32@10-7 7,78@10-7
Двухмодульная структура декодера позволяет применять независимые методы для каждого уровня декодирования. Ввиду независимости процессоров (как первого, так и второго уровней) друг от друга возможно изменение их количества. Таким образом, представленная двухмодульная структура декодера обладают необходимой гибкостью применительно к реализации для достижения требуемых характеристик (исправляющей способности, расхода аппаратных ресурсов, пропускной способности) декодера для каждого конкретного сконструированного низкоплотностного свёрточного кода и аппаратной платформы.
Рисунок 1
Рисунок 2
Декодер первого уровня
Процессор с мягким решением
Вычислитель жесткого решения
Процессор с жестким решением
Декодер второго уровня
Eb/No (dB)
Рис. 1. Общая структура двухмодульного итеративного декодера низкоплотностных свёрточных кодов.
Рис. 2. Зависимость BER от Eb/N0 для итеративного декодера с мягким решением (Декодер 1) и двухмодульного итеративного декодера (Декодер 2).
ЛИТЕРАТУРА
1. Gallager R. Low Density Parity Check Codes // IEEE Transaction on Information Theory.-Jan. 1962.-V.8-P.21-28.
2. MacKay D.,Neal R Near Shannon limit performance of low density parity check codes // IEEE Electronics Letters.-Aug. 1996.-V.32-№»18-P.1645-1646.
3. Chung S.,Forney D.,Richardson T.,Urbanke R. On the Design of Low-Density Parity-Check Codes within 0,0045 dB of the Shannon Limit // IEEE Comm. Letters.-Feb. 2001.-V.5-№»2-P.58-60.
4. Морелос-Сарагоса Р. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение. - М.:Техносфера,2005.
5. Jimenez Felstrom A.,Zigangirov K.S. Time-varying periodic convolutional codes with low-density parity-check matrix // IEEE Transactions on Information Theory.-Sept. 1999.-V.45-№6-P.2181-2191.
6. Johnson S.J.,Weller S.R. Low-density parity-check codes: Design and decoding.-Wiley Encyclopedia of Telecommunications (J.Proakis, Ed.),2003
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.