МИКРОЭЛЕКТРОНИКА, 2012, том 41, № 6, с. 436-444
= МОДЕЛИРОВАНИЕ И ТЕХНОЛОГИЯ
УДК 621.382
ХАРАКТЕРИСТИКИ ДВУХ ЗАТВОРНЫХ КНИ КМОП НАНОТРАНЗИСТОРОВ ДЛЯ ПЕРСПЕКТИВНЫХ ТЕХНОЛОГИЙ С НИЗКИМ УРОВНЕМ ПОТРЕБЛЯЕМОЙ МОЩНОСТИ
© 2012 г. Н. В. Масальский
Научно-исследовательский институт системных исследований Российской АН
E-mail: volkov@niisi.ras.ru Поступила в редакцию 14.12.2011 г.
Рассматривается методика позволяющая оптимизировать топологические и электро-физические параметры двух затворных КНИ нанотранзисторов с тонкой нелегированной рабочей областью, без перекрытия областей затвора и стока/истока с учетом физических ограничений и технологических требований, не используя 2D моделирование. На основании результатов численного моделирования обсуждаются критерии выбора ключевых топологических параметров транзисторов для реализации требований в соответствии с программой International technology roadmap for semiconductor 2010 edition для перспективных приложений с низким уровнем потребляемой мощности. Совокупный анализ ВАХ транзисторов и таких характеристик вентилей как временная задержка переключения, активная и статическая мощность показывает, что прототипы рассматриваемых устройств применимы для реализации проектов высокопроизводительных СБИС.
ВВЕДЕНИЕ
Создание высокопроизводительных СБИС с пониженным напряжением питания и малой рассеиваемой мощностью является одним из генеральных направлений развития микроэлектроники на современном этапе [1, 2]. Мировое развитие полупроводниковой индустрии регламентируется объединенной программой International technology roadmap for semiconductor (ITRS) [1], где в единый пул связаны разработчики, технологи и непосредственно производители микросхем, что обуславливает практическую значимость поисковых исследований в соответствии с этой программой [3]. Решение задачи экономии энергетических ресурсов, которая важна даже для крупных высокопроизводительных вычислительных комплексов, которые в перспективе могут содержать несколько триллионов транзисторов, должно опираться на те подгруппы перспективных технологий из ITRS, которые предназначены для приложений с низким уровнем потребляемой мощности. Таких как Low standby power (LSTP) — с низкой потребляемой мощностью в режиме ожидания и Low operation power (LOP) — низкой операционной мощностью. Перспективным кандидатом для реализации таких проектов является архитектура транзистора без перекрытия областей затвор—сток/исток, схематично представленная на рис. 1, и известная как "gate-underlap design" [3, 4]. Концепция "без перекрытия" по сравнению с классической планарной архитектурой характеризуется наличием вытянутых в продольном направлении (вдоль канала) областей
стока/истока и существенным расстоянием (зазором) между краем затвора и положением максимального уровня концентрации легирующей примеси в области стока/истока. Такой инжене-ринг является предпосылкой увеличения степеней свободы для оптимизации параметров транзисторов, в частности для подавления коротко-канальных эффектов (ККЭ).
Разработка проектов СБИС с низким уровнем потребляемой мощности в соответствии с требованиями International technology roadmap for semiconductor 2010 edition (ITRS2010) на базе исследуемого класса транзисторов на первоначальном этапе требует по методике предлагаемой в работе выполнить следующие исследования. Во-первых, посредством топологического анализа, где учитываются квантовые ограничения и технологические требования, выявить область оптимальных значений ряда структурных параметров транзисторов, которые, в частности, минимизировали бы влияние ККЭ. Во-вторых, осуществить численное моделирование электрофизических характеристик транзисторов по допустимому диапазону величин топологических параметров. При этом характеристики транзисторов должны удовлетворять требованиям, предъявляемым к ним при реализации проектов выполняемых по технологиям с низкой потребляемой мощностью. Далее моделируются электрофизические характеристики логических вентилей выполненных на выбранных транзисторах. Очень важно оптимизировать расширенную совокупность параметров для достижения наилучших характеристик, как транзисторов,
ХАРАКТЕРИСТИКИ ДВУХ ЗАТВОРНЫХ КНИ КМОП НАНОТРАНЗИСТОРОВ 4
81
Рис. 1. Схема двух затворного КНИ транзистора с архитектурой без перекрытия, где 1 — область стока, 2 — область истока, 3 — рабочая область, 4 — фронтальный затвор, 5 — фронтальный подзатворный окисел, 6 — обратный затвор, 7 — погруженный окисел. Пунктирными линиями показаны профили концентрации легирования стока/истока.
так и схем на их основе. В итоге можно сделать прогноз поведения основных характеристик элементной базы для разработки приложений с низким уровнем потребляемой мощности. Особая цель исследования оптимального выбора параметров транзисторов — оценка потенциальных возможностей кремниевой полупроводниковой технологии для реализации проектов СБИС с производительностью вплоть до экзафлопной [2].
1. КРИТЕРИИ ОПТИМИЗАЦИИ ХАРАКТЕРИСТИК ТРАНЗИСТОРА
В "§а1е-ипёег1ар" концепции профиль легирования стока/истока проектируется так, что канал и область сток/исток смыкаются при низком уровне легирования, что позволяет формировать рабочую область совсем не легированной. А это в свою очередь является предпосылкой для увеличения подвижности носителей в канале, существенного снижения вероятности пробоя стока— истока, когда области стока/истока высоко легированы для минимизации их сопротивления, что положительным образом влияет на уровень тока насыщения (1оп), а также влечет снижение подпо-рогового тока (/оц).
В рассматриваемой архитектуре существует определенная специфическая связь между технологическими параметрами и проявлением ККЭ [4, 5]. Набор этих параметров ограничен следующими элементами: — длина затвора, ¡81 — толщина пленки кремния (рабочей области), Ц — толщина окисла фронтального затвора, — длина зазора, g — градиент легирования областей стока/истока, ^тГ — максимальная концентрация легирования областей стока/истока. Подавление ККЭ достигается в первую очередь оптимизацией
(с учетом физических и технологических ограничений) параметров g, Ь„, ¡81, Ц, а значения и как правило задаются на начальной стадии проекта либо оптимизируются в последнюю очередь. Варьированием значений градиента и зазора достигается модуляция эффективной длины канала Ье]р, а варьированием толщин пленок реализуется изменение характеристической длины I. В итоге мы получаем четыре степени свободы для управления, как характеристиками транзисторов, так и схем на их основе. Оптимизацию параметров нужно рассмотреть в совокупности со значениями вольт-амперных характеристик (ВАХ) транзистора, в частности токами 1оп и 1оц. Обязательно нужно учитывать то, что при переходе к новым технологиям встает необходимость использовать тонкие диэлектрические слои с высоким коэффициентом диэлектрической проницаемости, например, для А1203 б = 9б0 и НЮ2 б = 25б0, где б0 — абсолютная диэлектрическая проницаемость (для 8102 6 = 3.9б 0).
Для определения области допустимых значений (ОДЗ) топологических параметров необходимо удовлетворить ряду критериев, которые вытекают из физических ограничений, технологических и конструкционных требований 1ТЯ8 [1, 3—7].
(1) Ь^/21Ь > 1 — подавления ККЭ; (2) ЕТ = = 0.3 нм — это предельно достижимое минимальное значение эквивалентной толщины окисла фронтального затвора (в дальнейшем под ¡¡^мы будем подразумевать 1Е0Т); (3): ^ 5 нм — 5 нм — минимальное значение толщины рабочей области, так как, во-первых, на основе результатов 2Э моделирования показано, что для двух затворных транзисторов с нелегированной рабочей обла-
1
Таблица 1
Технологии Параметры тип LSTP2013 LOP2013
1 2 3 1 2 3
Lg, нм 22* 22* 22* 22* 22* 22*
tf, нм 1* 1.2 1.5 0.9* 1.1 1.3
tSi, нм 7.5* 7.5 8 7.0* 7.0 8.0
tb, нм 50 50 50 50 50 50
Udd, В 0.9* 0.9* 0.9* 0.67* 0.67* 0.67*
l, нм 12.3 13.1 14.9 11.5 12.3 14.0
г max . , lon , мкА/мкм 980 820 710 1180 960 750
т max . , Ioff , нА/мкм 0.01* 0.01* 0.01* 5* 5* 5*
I™n, мкА/мкм 628* 628* 628* 687* 687* 687*
f, пА/мкм 5.9 7.0 7.8 100 200 500
стью и tSi более 5 нм распределение носителей в рабочей области хорошо согласуется с классическими представлениями, во-вторых, такой выбор также отвечает технологическим требованиям ограничения при создании тонких пленок без дефектов [5]; (4) g > 2 нм/дес — технологическое требование (значения g < 2 нм/дес труднореализуемы, что требует использование нестандартного техпроцесса [5]); (5) 6 нм < ^2^gLg/ln(10) < 8 нм — конструкционное требование, определяющие крутизну профиля примеси областей сток/исток в продольном направлении, где введен параметр масштабирования в виде n = Ls¡Lg; (6)
Ion — Ion _min{lop;lstp} и I off — I off _max{lop;lstp}, где
Ion _min{lop;lstp} и I off _max{lop;lstp} - КриГический уровень токов для соответствующих технологий LOP и LSTP из ITRS2010.
2. ТОПОЛОГИЧЕСКИЙ АНАЛИЗ
Для гипотетического транзистора, попадающего под топологические требования как LOP2013, так и LSTP2013 приложений (в таблице 1 значения критических параметров отмечены звездочкой), с длиной канала 22 нм и пиковым уровнем легирования стока/истока 5 х 1020 см-3 на рис. 2 представлены зависимости отношения LeffjLg от при g — 2 и 5 нм/дес. Максимальная ОДЗ технологических параметров есть область внутри фигуры ABCDE. Нижняя граница определяется прямой 4, которая соответствует условию Lef/2lmin LOP2013 = 1, либо прямой 5, которая соответствует условию
Lef/2lmin_LSTP2013 = 1.
Переход к другим значениям ^ и I^ осуществляется простым масштабированием вида
1/1{ш1п_ШР2013; ш1п^ТР2013|. Графически это ШОТЬеТ-
ствует смещению нижней границы области допустимых значений вверх относительно прямой 4 или 5 в зависимости от анализируемой технологии. Например, для транзистора тип 2 из LOP2013 отношение 1/1шп шР2013 = 1.103 и соответствующая ОДЗ ограничена снизу прямой 6. Для транзистора тип 2 из LSTP2013 отношение 1/1Шп ^ТР2013 = 1.175 и соответствующая ОДЗ ограничена снизу прямой 7.
Таким образом, транзисторы с большой шириной зазора и крутым градиентом легирования о
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.