МИКРОЭЛЕКТРОНИКА, 2013, том 42, № 2, с. 153-160
- СХЕМОТЕХНИКА
УДК 621.382
МНОГОКАНАЛЬНАЯ МИКРОСХЕМА ДЛЯ ТРЕКОВОЙ СИСТЕМЫ
ЭКСПЕРИМЕНТА CBM
© 2013 г. Э. В. Аткин, А. Г. Воронин*, А. Д. Клюев, И. А. Кудряшов*, В. В. Шумихин
Национальный исследовательский ядерный университет "МИФИ" *НИИядерной физики им. Д.В. Скобельцына Московского государственного университета им. М.В. Ломоносова
E-mail: atkin@eldep.mephi.ru, shuma.v.v@mail.ru Поступила в редакцию 03.04.2012 г.
Представлена специализированная 128-канальная интегральная микросхема асинхронного считывания и обработки сигналов кремниевых микрополосковых детекторов. Микросхема была спроектирована для работы в трековой системе международного эксперимента СВМ, ускорительного комплекса FAIR (GSI, Дармштадт, Германия). Микросхема разработана по КМОП технологии с проектными нормами 0.18 мкм компании UMC (Тайвань) и изготовлена через Европейскую организацию Europractice. В статье описана структура микросхемы, рассмотрена работа основных узлов, приведены результаты моделирования и лабораторного исследования прототипных образцов.
DOI: 10.7868/S054412691302004X
ВВЕДЕНИЕ
В рамках международного эксперимента CBM на новом ускорительном комплексе FAIR (GSI, Дармштадт, Германия) ведутся работы по созданию семейства микросхем для съема и обработки информации с разнообразных детекторов экспериментальной установки [1, 2]. Одной из ключевых в эксперименте CBM является трековая система, которая должна обладать высоким пространственным разрешением. Система должна быть построена на основе двухсторонних кремниевых микрополосковых детекторов и содержать около 1.5 миллиона каналов. Считывание сигналов трековой системы осуществляется асинхронно, при этом архитектура аналогового тракта микросхемы управляется потоком входных данных (в англ. "data-driven"). Данное управление в асинхронных системах осуществляется при помощи одновременного анализа поступающих данных и готовности каналов блока обработки за время более чем на порядок меньшее длительности фронта входного сигнала. Этим обеспечивается отсутствие потерь информации при заданной вероятности ошибки, а также возможность выдачи данных в режиме реального времени — в отличие от традиционных синхронных многоканальных системам, использующих буферизацию. Считывание и обработка сигналов происходит асинхронно, поэтому кроме фиксирования амплитуд-
ных параметров, требуется привязка данных к глобальному времени системы сбора и адресу канала считывания. Это необходимо для того, чтобы при выдаче собрать данные одного события в единый массив данных.
Степень интеграции трековой системы эксперимента СВМ весьма высока и диктует жесткие требования по потребляемой мощности — не более 1—2 мВт на один канал и значительному (примерно на порядок) сокращению дорогостоящих выходных линий передачи данных.
Для решения задач съема информации с кремниевых микрополосковых детекторов, ее предварительной обработки, формированию временной привязки данных к глобальному времени сбора был разработан прототип 128-канальной микросхемы.
ОПИСАНИЕ МИКРОСХЕМЫ
Разработанная микросхема содержит 24 аналоговых канала считывания сигналов, систему дерандомизации (упорядочивания потока данных) с архитектурой 128 ^ 16 (128 входов и 16 выходов), массив 16 пиковых детекторов и АЦП. Структура микросхемы приведена на рис. 1.
Особенностью данного структурного решения является применение системы дерандомизации, предназначенной для быстродействующей пере-
Аналоговые 16 каналов обработки ключи данных
24 канала считывания данных
Вход 1
Вход 24
Формирователь
ЗЧУ
Формирователь
ЗЧУ
Компаратор
Компаратор
Л
Арбитражная логика
Блок пиковых детекторов
Блок АЦП
Выходы АЦП =>
Рис. 1. Структура микросхемы.
дачи данных из канала считывания, в котором произошло событие, в свободный канал обработки данных (в пиковый детектор, а затем в АЦП). Данная система анализирует состояние каналов считывания и фиксирует факт и время события. Далее при помощи несимметричной матрицы аналоговых проходных ключей под управлением блока арбитражной логики считанный сигнал направляется в свободный канал обработки данных, при этом параллельно выдается метаинформация о соответствующих данных — адрес канала считывания и момент возникновения события. Зная вероятность прихода события в канал, а также время считывания сигнала, можно определить необходимое количество каналов обработки и требуемое быстродействие арбитражной логики. Учитывая параметры физического эксперимента СВМ, было рассчитано оптимальное соотношение каналов считывания и обработки (фактор дерандоми-зации), и исходя из этого построена система де-рандомизации с архитектурой 128 ^ 16.
Методика определения фактора дерандомиза-ции основана на вероятностном анализе количества одновременно занятых каналов с учетом изменения максимальной средней канальной загрузки. На рис. 2 представлены результаты анализа для максимальных средних частот ударов в канале / от
150 до 1200 кГц при 128 считывающих каналах (P — вероятность одновременного занятия N каналов).
Использование системы дерандомизации позволяет сократить общую потребляемую мощность микросхемы, площадь кристалла, за счет уменьшения числа АЦП в каналах обработки данных, а также сократить число выводов микросхемы, что весьма существенно при построении трековой системы имеющей миллионы каналов.
Микросхема была разработана по КМОП технологии с проектными нормами 0.18 мкм компании UMC (Тайвань). Топология микросхемы приведена на рис. 3.
Микросхема имеет параметры:
♦ Размер кристалла: 3250 х 1520 мкм2.
♦ Количество контактных площадок: 90.
♦ Количество аналоговых каналов: 24.
♦ Потребляемая мощность: менее 2 мВт/канал.
♦ Усиление ЗЧУ: 50 мВ/фКл.
♦ Емкость детектора: до 30 пФ.
♦ Динамический диапазон: не более 2 МИП.
♦ Эквивалентный шумовой заряд: не более 2000 электрон.
Система дерандомизации была апробирована в прототипной микросхеме, со структурой деран-
0.30
0.25
0.20
0.15 .
0.10
0.05
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
N
Рис. 2. Вероятности одновременного занятия ^каналов.
1.2 Mhz 150 кН
■■■■■■■■■■■■■■■■
1526.00
1000
О**!« 1Й8 ■■■■■■■■■■
500
1000
1500
2000
2500
Рис. 3. Топология микросхемы с архитектурой дерандомизации 128 ^ 16.
500
3000 3265
домизации 4 ^ 2 [3]. Топология этой микросхемы приведена на рис. 4. Микросхема имеет четыре аналоговых входа, подключенных к входам четырех компараторов и одновременно к дерандомай-зеру, выполняющему функции аналогового коммутатора и арбитражной цифровой логики. Для контроля выходы компараторов выведены на контактные площадки микросхемы. Два пиковых детектора позволяют фиксировать максимальную амплитуду аналогового сигнала. Входы пиковых детекторов не соединены непосредственно с двумя аналоговыми выходами дерандомайзера и мо-
гут быть исследованы отдельно. Подключение пиковых детекторов к дерандомайзеру осуществляется на тестовой плате.
На рис. 5 приводятся осциллограммы, поясняющие принцип работы дерандомайзера при наличии двух сигналов, разнесенных во времени. Оба сигнала поступают на один выход и могут последовательно оцифровываться одним АЦП. Одновременное поступление сигналов на входы де-рандомайзера приводит к появлению сигналов на двух выходах. Поступление четырех сигналов, два из которых перекрываются во времени, приводят
0
0
0
АТКИН и др. +42 +41+40 +39 +38 +37+36+35+34+33 +32 +31
+43
+44
+45
+46
+47
+48
+1
+2
+3
+4
+5
+6
+30 +29 +28 +27 +26 +25 +24 +23 +22 +21 +20 + 19
+7 +8 +9+10 + 11+12 + 13 + 14 + 15 + 16 + 17 + 18
Рис. 4. Топология прототипа микросхемы с архитектурой дерандомизации 4 ^ 2.
|Л: Averege (М1) 2 цб 100 mV
В: М2
2 ЦБ
Рис. 5. Работа дерандомайзера.
Рис. 6. Упрощенная схема ЗЧУ.
к тому, что три разнесенных во времени сигнала поступают на один выход, а один из перекрывающихся сигналов поступает на второй выход, и таким образом все сигналы могут быть оцифрованы. Также возможна ситуация, при которой три сигнала приходят почти одновременно. Это приводит к потере информации, т.е. один из сигналов не будет оцифрован.
ОСОБЕННОСТИ АНАЛОГОВОГО КАНАЛА
Аналоговые каналы содержат: зарядочувстви-тельный усилитель (ЗЧУ) со схемой компенсации детекторного тока утечки, усилитель-формирователь (СЯ-ЯС фильтр) и компаратор.
ЗЧУ предназначен для двухсторонних кремниевых детекторов и оптимизирован для работы с двуполярными входными сигналами. Упрощенная схема ЗЧУ представлена на рис. 6.
ЗЧУ содержит несколько основных каскадов:
♦ Входной РМ08 транзистор, имеющий эквивалентную ширину канала Ж = 1.2 мм и длину канала Ь = 180 нм.
♦ Параллельный каскод, как тип базовой усилительной секции ЗЧУ.
♦ Выходной истоковый повторитель.
♦ Цепь обратной связи состоит из двух частей: первая обеспечивает зарядочувствительный режим работы усилителя и состоит из емкости обратной связи в 20 фФ, вторая — является активной и обеспечивает разряд емкости обратной связи с одновременной стабилизацией выходного напряжения смещения истокового повторителя. Активная цепь обратной связи представляет собой дифференциальный по входу преобразователь типа "напряжение—ток" с узкой полосой пропускания (частота среза составляет около 1 Гц). Его входной дифференциальный каскад устанавливает выходной потенциал ЗЧУ равным внешнему опорному напряжению. При этом изменение опорного напряжения позволяет изменить динамический диапазон усилителя и адаптировать его к определенной полярности входного сигнала. В дополнение к функциям активной обратной связи в преобразователь введена возможность мониторинга (измерения) тока утечки детектора, подключенного к усилителю. Для этого существует дополнительный выход со шкалой 100 мВ/1 мкА тока утечки детектора.
В основе ЗЧУ лежит параллельная каскодная схема. Возможно подключение детекторов, как по переменному, так и постоянному току. В процессе разработки моделировались две версии ЗЧУ: с входными р-МОП и п-МОП транзистора-
350
300
250
200
150
1
V 1 МИП
2 МИП
10 15
мкс
20
25
Рис. 7. Семейство выходных характеристик ЗЧУ для входных
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.