-- СХЕМОТЕХНИКА
УДК 621.382+ 621.396.6
МОДЕЛИРОВАНИЕ ХАРАКТЕРИСТИК КМОП 28-нм ЯЧЕЕК DICE В НЕСТАЦИОНАРНЫХ СОСТОЯНИЯХ, ВЫЗВАННЫХ ВОЗДЕЙСТВИЕМ
ОДИНОЧНЫХ ЯДЕРНЫХ ЧАСТИЦ © 2015 г. В. Я. Стенин
Национальный исследовательский ядерный университет "МИФИ" НИИ системных исследований Российской АН E-mail: vystenin@mephi.ru Поступила в редакцию 18.12.2014 г.
Транзисторы триггера КМОП-ячейки памяти DICE можно разделить на две группы и разнести их топологически, при этом, если воздействие одиночной ядерной частицы оказывается на транзисторы только одной из групп, сбой состояния ячейки не происходит, а ячейка переходит в нестационарное состояние. Если одновременно воздействие оказывается и на транзисторы второй группы, причем это воздействие превышает пороговое, то происходит сбой исходного состояния. Если воздействие на вторую группу ниже порогового, то из нестационарного состояния ячейка возвращается в исходное стационарное состояние. Проведены моделирование и анализ характеристик КМОП-ячейки памяти DICE с проектной нормой 28 нм в нестационарных состояниях, вызванных эффектами воздействия одиночной ядерной частицы на транзисторы только одной или обеих групп транзисторов ячейки.
DOI: 10.7868/S0544126915040092
1. Введение
Воздействие одиночных ядерных частиц на КМОП-ячейки памяти и триггерные элементы приводит к сбоям их состояний (single event upset — SEU). КМОП-ячейка памяти DICE (Dual Interlocked Storage Cell) [1] является вариантом статической ячейки памяти с повышенной устойчивостью к сбоям при воздействии одиночных ядерных частиц. Снижение проектных норм КМОП СБИС до 28 нм [2] при простом масштабировании топологии статических КМОП-ячеек памяти 6Е и DICE сопровождалось повышением сечений сбоев и частоты сбоев (soft error rate — SER) ОЗУ на их основе. Триггеры и ячейки памяти DICE на основе объемной КМОП-технологии постоянно снижали преимущество над обычными D триггерами и КМОП 6Т ячейками памяти при уменьшении проектных норм с 130 до 28 нм [2]. Для ячеек DICE, изготовленных по коммерческим технологиям КМОП 40 и 32 нм выигрыш снизился до 1.4—5 раз [3, 4] вместо 102—103 при больших проектных нормах. Это просто связано с использованием топологического масштабирования, что привело к сближению чувствительных узлов триггеров DICE и как следствие одновременному воздействию на них заряда, образованного отдельными частицами, включая тяжелые ионы [5, 6].
ОЗУ на КМОП-ячейках и D триггеры, изготовленные по объемным технологическим нормам КМОП от 65 до 28 нм с расстояниями между чув-
ствительными узлами1 мкм, при воздействии одиночных нейтронов и протонов характеризуются вероятностями кратных сбоев в 100 раз меньше [7, 8] по сравнению с случаями, когда это расстояние 100...300 нм, которое типично для КМОП 28 нм ячеек памяти с обычной топологией [8]. Расстояние между узлами 3 мкм дает снижение вероятности кратных сбоев в 103 раз.
Кратное воздействие частицы на чувствительные узлы зависит от угла траектории частицы относительно нормали к поверхности кристалла. Увеличение кратных воздействий отмечено для триггеров DICE по норме 90 нм при углах наклона траектории тяжелых ионов больше 60° к нормали с максимумом при 80° [5, 6]. При этом сбор заряда идет от части трека частицы, проходящего в активном (приборном) слое кремния, который и вызывает кратные воздействия на чувствительные узлы, находящиеся вблизи этой области трека частицы.
Увеличение расстояний между чувствительными узлами триггеров DICE с малыми проектными нормами требует новых методов проектирования топологии. Экспериментальные исследования триггеров DICE по проектной норме 28 нм с топологическим расположением транзисторов в одну линию [9] показали существенное снижение частоты сбоев (SER) при воздействии нейтронами, протонами и тяжелыми ионами во всех азимутальных направлениях треков частиц, кроме
направления вдоль линии топологического расположения транзисторов. Объяснение снижения частоты сбоев отнесено авторами на эффект взаимной компенсации влияния собранных зарядов при взаимодействии смежных открытого и запертого транзисторов в триггере DICE, что вряд ли на самом деле несущественно.
2. Особенности характеристик ячейки памяти DICE при разделении транзисторов на две группы
Предложен и обоснован метод [10, 11] повышения помехоустойчивости триггеров и ячеек памяти DICE, заключающийся в том, что транзисторы триггера DICE разделяются на две группы по четыре транзистора так, что воздействие отдельно на каждую из этих групп не приводит к сбою логического состояния триггера. Повысить помехоустойчивость такой ячейки в целом можно, пространственно разнося на кристалле эти две группы транзисторов, при этом связь между двумя группами осуществляется всего двумя шинами, что позволяет снизить затраты на дополнительную площадь при разнесении чувствительных узлов.
На рис. 1 приведена схема ячейки DICE, представленная парами N- и РМОП-транзисторов, находящихся одновременно в одинаковом состоянии: либо открытом, либо запертом. Это пары NaPb, NbPc, NcPd, NdPa. Запертые пары, например, NaPb и NcPd чередуются с открытыми парами NBPC и NdPa в кольце узлов ABCD. Две пары N- и PМОП-транзисторов, соединенные с узлом и друг с другом одним из своих выводов, образуют группу из четырех транзисторов около этого узла из ABCD [10, 11]. Первую группу образуют пары транзисторов NAPB, NBPC около узла B, вторую — NcPd, NdPa около узла D.
В стационарном состоянии ячейки DICE одна из пар N- и РМОП-транзисторов в первой группе транзисторов, например, при логической единицы "1", NaPb находится в запертом состоянии, а вторая — NbPc — в открытом. После воздействия одиночной частицы на запертые транзисторы этой группы ячейка переходит в нестационарное состояние. Из нестационарного состояния ячейка возвращается в исходное состояние без сбоя после окончания воздействия, если не было одновременного воздействия на запертые транзисторы второй группы. В случае одновременного воздействия и на запертые транзисторы второй группы возможен сбой состояния ячейки памяти, если воздействие на них было больше порогового.
Рис. 1. Схема ячейки памяти DICE в виде кольца из пар N- и РМОП-транзисторов, одновременно находящихся в одинаковом состоянии — запертом или открытом.
3. Методика моделирования
Воздействие на КМОП СБИС одиночной ядерной частицы приводит к образованию вдоль ее трека неравновесных носителей заряда, которые выводятся в виде импульсов тока через обратно смещенные стоковые ^«-переходы МОП-транзисторов, вызывая импульсы напряжения (помехи), которые при определенных условиях могут приводить к сбоям исходного состояния ячеек памяти. Наиболее вероятными направлениями траекторий одиночных частиц, приводящих к кратным воздействиям, являются направления под углом к поверхности кристалла СБИС [5, 6].
Модель процесса переключения ячейки памяти DICE при воздействии одиночной ядерной частицы учитывает разделение заряда с трека частицы между двумя группами транзисторов. Полагается, что на одну (первую) группу транзисторов, например, NaPbNbPc, непосредственно действует больший заряд (соответствующий прохождению трека частицы в непосредственной близости от этой группы транзисторов), а на вторую группу — NcPdNdPa — действует поток носителей заряда от более удаленной части трека.
Длительность воздействия заряда, образованного частицей, на обратно смещенные стоковые ^«-переходы транзисторов первой группы зависит от собранного заряда 0СБ, выводимого из объема полупроводника током открытого транзистора этого же узла. При этом происходит ограничение амплитуды импульса помехи на этом узле, которая не может превысить значение напряжения питания [12], а это ограничивает и ток стока открытого транзистора [13, 14]. Таким образом, время сбора заряда через узел первой группы транзисторов ^Б1^СБ1) = tSET1, которое является временем воздействия импульса помехи [12], который вызывает временное изменение логического состояния (single event transients — SET) части триггера ячейки DICE, а именно первой группы ее транзисторов. Длительность этого интервала
tCrn(QCrn) = tSET1 зависит от значения собранного заряда Qcm и тока открытого транзистора, выводящего заряд в первой группе. Во время этого интервала tcs1 = tSET1 напряжение на собирающем узле ячейки равно напряжению питания иИП или общей шины, то есть 0 В, в зависимости от полярности тока стока транзистора, выводящего заряд.
Процесс сбора заряда через обратно смещенный стоковый рп-переход транзистора второй группы транзисторов ячейки DICE моделировался импульсом тока [15, 16]:
iset2(t) = [0и2/(тсб - th)] Х
х [ exp(-¿/Тсб) - exp(-t/тн)],
(1)
где Qm — интегральное значение собранного заряда от импульса тока, воздействующего на узел второй группы транзисторов; тсб — постоянная времени, характеризующая сбор заряда; тн — постоянная времени нарастания (начального установления процесса сбора заряда); Qm = !мтсб/^н; = = (WW; a = Тн/(Тсб - W Im — амплитуда импульса тока.
Постоянная времени сбора тсб определяется постоянной времени диффузии неравновесных носителей td [16] от области трека частицы до собирающей заряд области второй группы транзисторов ячейки: тсб = td = 4r2/(n2Dn,р), где Dn р — коэффициент амбиполярной диффузии носителей заряда; r — расстояние от трека до области собирающего заряд обратно смещенного рп-перехода сток-подложка транзистора из второй группы транзисторов. Постоянная времени нарастания при моделировании связана с постоянной сбора соотношением тн = тсб/9, взятым по результатам [16] оценки процесса диффузии носителей заряда при их сборе, ее значение не влияет заметно на итоговые результаты.
Диффузия носителей заряда с трека частиц зависит от их типа и энергии, и различна для нейтронов, протонов и тяжелых ионов. В случае нейтронов и протонов на генерацию носителей незначительно влияет наличие обедненных областей на пути их траекторий, в то время как пересечение ионами обедненных областей ослабляет вклад диффузии в сбор заряда чувствительными узлами [Walstra 17].
Время нахождения ячейки в нестационарном состоянии при воздействии частицы на обе группы тран
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.