МИКРОЭЛЕКТРОНИКА, 2014, том 43, № 2, с. 104-117
ВОЗДЕЙСТВИЯ ОТДЕЛЬНЫХ ЯДЕРНЫХ ЧАСТИЦ ^^^^^^ НА ИЗДЕЛИЯ МИКРОЭЛЕКТРОНИКИ
УДК 621.382+ 621.396.6
МОДЕЛИРОВАНИЕ ХАРАКТЕРИСТИК ТРИГГЕРНЫХ ЭЛЕМЕНТОВ КМОП ДВУХФАЗНОЙ ЛОГИКИ С УЧЕТОМ РАЗДЕЛЕНИЯ ЗАРЯДА ПРИ ВОЗДЕЙСТВИИ ОТДЕЛЬНЫХ ЯДЕРНЫХ ЧАСТИЦ © 2014 г. Ю. В. Катунин, В. Я. Стенин, П. В. Степанов
Национальный исследовательский ядерный университет "МИФИ" НИИ системных исследований Российской АН E-mail:yu.v.katunin@gmail.com; vystenin@mephi.ru;pvstepanov.mephi@yandex.ru Поступила в редакцию 22.05.2013 г.
Сбоеустойчивость к воздействию отдельных ядерных частиц КМОП D и ^¿-триггеров с двухфазной структурой и ячеек памяти на их основе зависит от реакции на сбор заряда несколькими узлами. Для ячеек DICE и Quatro установлена связь пар узлов критических характеристик и особенностями симметрии электрических связей транзисторов триггеров. Определены критические пары узлов с минимальными критическими зарядами и повышенной помехоустойчивостью. Даны рекомендации по взаимному расположению транзисторов в ячейках DICE. Примеры количественной оценки критических зависимостей даны для ячеек с проектной нормой объемный 65 нм КМОП. При кратном воздействии на узлы преимущество имеют ячейки DICE.
DOI: 10.7868/S0544126914020069
1. ВВЕДЕНИЕ
Воздействие отдельных ядерных частиц на КМОП-ячейки памяти и триггерные элементы приводит к сбоям их состояний (single event upset — SEU). К статическим КМОП-ячейкам памяти с повышенной сбоеустойчивостью относятся ячейки IBM [1], NASA [2], HIT (Heavy Ion Tolerant) [3], DICE (Dual Interlocked Storage Cell) [4]. Эти ячейки памяти обладают повышенной сбое-устойчивостью благодаря дублированию хранимых данных в дополнительных узлах, которые должны быть разнесены на кристалле СБИС на достаточное расстояние для того, чтобы минимизировать эффекты одновременного воздействия на них одной частицы. При проектных нормах КМОП до 100 нм стандартные топологические решения позволяли обеспечивать достаточное расстояние между чувствительными узлами, в этих условиях лучшие результаты были у ячеек DICE [5-7].
Использование традиционных топологических решений ячеек DICE при снижении проектных норм КМОП СБИС до 90 нм [8], 65 нм [9] и 40 нм [10] устойчиво сопровождалось увеличением вклада разделения заряда (charge sharing) между чувствительными узлами ячеек DICE, что не позволяло реализовать их потенциально возможную помехоустойчивость. Решение проблемы влияния разделения заряда идет как в топологическом направлении, так и в схемотехническом. В топологии перспективен метод взаимной компенсации влияния разделенных зарядов на смежные узлы
ячеек DICE, который продемонстрирован на КМОП DICE с проектной нормой 0.18 мкм [11], и в дальнейшем развитии показавший впечатляющие результаты на DICE триггерах с проектной нормой объемный КМОП 28 нм [12]. В схемотехническом направлении сообщается о некотором выигрыше ячейки Quatro [13—15], схема которой близка к DICE.
В данной работе дан анализ структурно-схемотехнических связей ячеек DICE и Quatro, результаты которого носят достаточно общий характер. Примеры критических характеристик кратного воздействия на узлы ячеек получены с использованием моделей объемных КМОП-транзисторов TSMC 65 нм.
Схемотехнически ячейки памяти DICE и Quatro являются двухфазными КМОП D-триггерами [16] на двухфазных КМОП-инверторах. Ячейка DICE — это двухфазный D-триггер с перекрестными связями; а Quatro — это двухфазный D-триггер с прямыми связями входов конверторов [16], причем известно, что ячейка Quatro при воздействии только на один узел обладает худшими характеристиками по сравнению с ячейкой DICE. Анализ проведен с учетом емкостных связей шин, соединяющих входы двухфазных КМОП-инвер-торов в ячейках, заметное влияние которых на помехоустойчивость ячеек DICE установлено для случаев воздействия частиц на один узел [17, 18].
Рис. 1. Распространенный вариант изображения схемы D-триггера и ячейки памяти DICE.
2. СХЕМОТЕХНИКА ДВУХФАЗНЫХ ТРИГГЕРНЫХ КМОП-ЭЛЕМЕНТОВ И ЯЧЕЕК ПАМЯТИ
На рис. 1 приведена схема ячейки DICE, представленная в традиционном виде [4, 5, 7] как последовательность КМОП-двухтранзисторных конверторов с периодически повторяющимися связями. Схемы КМОП-ячеек памяти DICE и Quatro можно представить в виде двухфазных D-триггеров [16— 18], приведенных на рис. 2, каждый из которых состоит из двух двухфазных КМОП-инверторов на основе пар КМОП-конверторов К1, К2 и К3, К4. Конверторы К1, К2 составляют первый двух-
фазный инвертор, а конверторы К3, К4 — второй инвертор.
Конверторы в данном случае — это два МОП-транзистора (P- и ^-типа) с объединенными стоками и независимыми затворами. В стационарном состоянии выходы (узлы) каждого из двухфазных инверторов, т.е. пар конверторов К1, К2 и К3, К4, находятся в одинаковых логических состояниях.
Отличие ^-триггеров ячеек памяти DICE и Quatro заключается в следующем. Двухфазные КМОП-инверторы на парах конверторов К1, К2 и К3, К4 у ячеек DICE состоят из двух КМОП-конверторов с перекрестными связями затворов P- и ^МОП-транзисторов (см. рис. 2а). Двухфазный же КМОП-инверторы ячеек Quatro состоят из двух КМОП-конверторов с прямыми связями затворов пар P- и пар ^МОП-транзисторов (см. рис. 2б). Емкостные связи шин, соединяющих входы конверторов и двухфазные КМОП-инвер-торы между собой (см. рис. 2), отражены емкостями CDIF1 и CDIF2.
К двухфазным КМОП-триггерам со связями типа DICE и Quatro относятся и двухфазные RS-триггеры на основе двухфазных КМОП логических элементов И-НЕ [16, 18, 19] соответственно с перекрестными (см. рис. 3а) или прямыми (см. рис. 3б) связями входов составляющих их конвер-
(a)
Udd Ud
U
DD
Q
11
K1
U
DD
(б)
Q21
A
C
^DIF1 ■—t"
H-JM
DIF2
в
K3
Ud
DD
D
r
Q12
K2
Ud
DD
Г
Q22
~j K4
Рис. 2. Схемы триггеров ячеек памяти DICE (а) и памяти Quatro (б), представленные как КМОП двухфазный D-триг-гер с перекрестными связями (а) и с прямыми связями затворов (б) транзисторов пар конверторов К1, К2 и К3, К4.
Рис. 3. Схемы двухфазного КМОП ДО-триггера с перекрестными связями (а) и с прямыми связями (б) затворов транзисторов двухфазных элементов И-НЕ (связи DICE (а)) и (связи Quatro (б)).
(a)
K3
—CDIF.CON2 —II—
K4
(б)
I
Udd
Q11 S1
K1
Ud
i г
DD
Q21 R1
A
C
-X
CDIF.CON1 CDIF1
—Hh-IH -HI-—-
с
DIF2
B
D
Udd
Ж
Q12 S2
1
K2
J
Udd,
S
K3
f
C
DIF.CON2
Q22
R2
K4
торов И-НЕ. Емкостные связи шин, соединяющих информационные входы конверторов И-НЕ К1, К2 и К3, К4 бистабильной ДО-ячейки отражены емкостями СШР1 и СШР2 (см. рис. 3), а емкостные связи шин, соединяющих входы цепей управления двухфазных инверторов И-НЕ по шинам отражены емкостями С^р.сош и
^ШЕСОШ.
3. МЕТОДИКА МОДЕЛИРОВАНИЯ ЭФФЕКТОВ РАЗДЕЛЕНИЯ ЗАРЯДА ИМПУЛЬСАМИ ТОКА
В данной работе использована простая инжек-ционная модель воздействия индуцированного
частицей заряда в виде импульса фототока [7]:
0 = ( - е^н),
ТСп - тн
где О — интегральный заряд, собираемый от отдельной частицы при воздействии; тН и тСП — постоянные времени, характеризующие нарастание и спад импульсов тока; ку — коэффициент отделения части интегрального заряда в узел у, где у = 1 и 2 для случая воздействия на два узла; соответ-
ственно k1 + k2 = 1. Моделирование проведено при воздействии импульсов тока с постоянными времени тН = 2.5 пс, тСП = 5.0 пс, характерными для элементов КМОП СБИС при проектных нормах менее 100 нм [20]. Эта модель физически корректна при небольших линейных потерях энергии частицей LET < 1.0 МэВ см2/мг, когда амплитуда возникающего импульса помехи не превышает диапазон напряжения питания КМОП-инвертора (конвертора) [21], в данном случае иПОММ < UDD = 1 В. При больших уровнях линейных потерь энергии частицей корректная физическая модель [22, 23] учитывает наличие в импульсе фототока "плато", обусловленного ограничением фототока, выносящего заряд из объема полупроводника, током открытого МОП-транзистора в инверторе при ограничении амплитуды импульса помехи уровнем напряжения питания. Результаты моделирования, когда иПОММ = 1.5 В, оговариваются в тексте и не являются определяющими при получении выводов.
Моделирование характеристик двухфазных элементов проводилось в симуляторе Spectre CADENCE для структур, изготавливаемых по коммерческой объемной КМОП-технологии с
d
D DICE
AB0101
CDIF
— 0.2 фФ --■ 0.4 фФ
RS DICE
0.2 фФ 0.4 фФ
AB0101
3 0 1
QB, Qc , фКл
Рис. 4. Значения критических зарядов Qa кр узла A в зависимости от зарядов Qb или Qc, собранных отдельно узлом B (или C) на момент сбоя: (а) для двухфазного .D-трштера DICE в исходных состояниях 0101 и 1010 при Wp/WN = 0.3; (б) для двухфазного ДО-триггера DICE в исходном состоянии узлов 0101 при Wp /Wn = 1.2.
3
2
2
1
1
0
1
2
2
3
проектной нормой 65 нм по моделям биб-
лиотеки Т8МС 65 нм. Определялись характеристики элементов при номинальном напряжении питания 1.0 В и температуре +25°С. Результаты моделирования приведены для триггеров на МОП-транзисторах с длиной канала 60 нм и двух вариантах соотношения ширины канала РМОП и ^МОП-транзисторов: WP/WN = 0.3 ^ = 120 нм, WN = 400 нм) и WP/WN = 1.2 = 180 нм, WN = = 150 нм).
Моделирование эффекта разделения заряда в двухфазных триггерных элементах осуществлялось с использованием двух генераторов тока, действующих одновременно на выходные узлы двух конверторов. Определялись пары критических зарядов {бККР, QX} для узлов У и X, приводящих к переключению (сбою) состояния триггера при одновременном воздействии на эти узлы У и Хдвух импульсов тока. Заряды ^У.кр, QX}, собранные двумя узлами на момент сбоя, определялись интегрированием воздействующих импульсов тока по времени от 0 до момента сбоя. Для конкретного парного воздействия использовалось обозначение по типу АВ0101, где цифровая комбинация соответствует исходному логическому состоянию узлов в последовательности АВСЭ, а буквенная комбинация соответствует двум узлам, на которые оказывается одновременные воздействия. В конкретном примере АВ0101 — это узлы А и В. При моделировании использованы одинаковые значения пар емкостей СШР1 = С01Р2 = С01Р, зн
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.