МИКРОЭЛЕКТРОНИКА, 2012, том 41, № б, с. 450-456
= МОДЕЛИРОВАНИЕ И ТЕХНОЛОГИЯ
УДК 621.377.6+621.3.049.77
ОСОБЕННОСТИ ПРИМЕНЕНИЯ ПОМЕХОУСТОЙЧИВОГО КОДИРОВАНИЯ В СУБ-100 нм МИКРОСХЕМАХ ПАМЯТИ ДЛЯ КОСМИЧЕСКИХ СИСТЕМ
© 2012 г. А. А. Краснюк1, 2, К. А. Петров1
1 НИИ системных исследований Российской АН 2Национальный исследовательский ядерный университет "МИФИ" E-mail: aakr@cs.niisi.ras.ru bemsy@mail.ru Поступила в редакцию 16.12.2011 г.
Проведенные исследования при разработке элементов помехоустойчивого кодирования в суб-100 нм микросхемах памяти и микропроцессоров подтверждают, что наибольшую эффективность по повышению сбоеустойчивости коммерческих RHBD микросхем памяти может обеспечить сочетание современных схемотехнических решений для элементов памяти и алгоритмических методов кодирования и защиты данных. Среди схемотехнических методов актуальными являются: применение DICE ячеек памяти для проверочных (контрольных) массивов данных; введение дополнительных столбцов и мультиплексоров, позволяющих при возникновении множественных неизлечимых сбоев в каком либо столбце заменять его дополнительным; реализация перемежения данных со степенью не более 8 с целью минимизации смежных сбоев в кодовом слове. Алгоритмические методы кодирования класса SEC-DED-DAEC (Single-error-correction, double-error-detection, double-adjacent-error-correction) являются эффективным средством обеспечения сбоеустойчивости суб-100 нм СБИС при внешнем поражении отдельных ядерных частиц. Разработанный на основе данных рекомендаций алгоритм кодирования показал до 27% лучшую эффективность исправления несмежных двукратных ошибок при несколько худших характеристиках быстродействия и занимаемой площади на кристалле в сравнении с кодами Датта и Чоя, что позволяет реализовывать различные варианты исполнения сбоеустойчивых СБИС в зависимости от решаемой задачи.
1. ВВЕДЕНИЕ
Высокопроизводительные вычислительные системы на основе суб-100 нм технологических норм в настоящее время востребованы различными отраслями от ядерной энергетики, радиационной медицины до авиационно-космических систем и экстремальной электроники. Соответственно в последние годы сформировалось значимое научное направление развития методов повышения радиационной стойкости для суб-100 нм электронных систем средствами схемотехнического и алгоритмического проектирования — Radiation Hardening by Design — RHBD. Особое внимание в нем уделяется вопросам обеспечения сбоеустой-чивости и стойкости СБИС к одиночным и локальным радиационным эффектам, в частности при воздействии высокоэнергетичных отдельных ядерных частиц (ОЯЧ). Дело в том, что при переходе к суб-100 нм проектным нормам становится практически невозможным спроектировать элементы памяти и комбинационную логику таким образом, чтобы они выдерживали внешнюю атаку ионизирующих частиц, не отвечая соответствующей токовой и потенциальной реакцией на сигнальных шинах при внешнем воздействии [1].
Для технологических норм 90, 65, 45 и 22 нм объемного КМОП существует серьезная опасность возникновения преимущественно множественных сбоев как мультибитных (MBU) в одном слове, так и мультиячеечных (MCU) среди разных слов. По данным, приведенным фирмой STM коммерческая 65 нм КМОП-технология для микросхем памяти имеет 80% MBU в общем числе сбоев для поражающих частиц с линейными потерями энергии LET = 14.1 МэВ см2/мг; 95% для LET = 19.9 МэВ см2/мг; 98% для LET = 34 МэВ см2/мг и более. Для сравнения общее число множественных сбоев во всем диапазоне потерь энергии для технологии STM 65 нм КМОП КНИ не превышает и 10% [2]. Приведенные значения соответствуют 6-транзисторным элементам памяти без применения помехоустойчивого кодирования. Кроме того, как показали исследования, проведенные фирмой Infineon Technologies AG и научным центром Los Alamos Neutron Science Center (LANSCE) даже потоки атмосферных нейтронов на уровне моря создают в 65 нм СБИС-памяти до 60% MBU в общем числе сбоев [3]. Можно отметить, что для суб-100 нм КМОП-элемен-тов высокопроизводительных вычислительных
100%
80%
И 60%
PQ 40%
20%
0%
9 bit ■ 8 bit - 7 bit 6 bit z 5 bit 4 bit n 3 bit 2 bit 1 bit
3 10 17 21 31 LET (MeV-cm2/mg)
59 117
Рис. 1. Отношение одиночных (SBU) и мультибитных сбоев (MBU) в коммерческой 90 нм КМОП СБИС ОЗУ в зависимости от линейных потерь энергии ОЯЧ (LET).
1
2
систем наибольшую эффективность по повышению сбоеустойчивости коммерческих ЯИБЭ микросхем памяти может обеспечить сочетание современных схемотехнических решений для элементов памяти и алгоритмических методов кодирования и защиты данных. Данный подход позволяет не только обеспечивать минимизацию собственно вероятности сбоя в ячейках памяти, но и дополнительную возможность исправления уже произошедших ошибок [4]. Если решение вопросов исправления однократных ошибок отработано на субмикронных СБИС ОЗУ, то коррекция и исправление множественных ошибок для суб-100 нм СБИС, обеспечивающая при этом сохранение быстродействия, является актуальной и востребованной задачей. Одним из основных ограничений, накладываемых на данные устройства является необходимость сохранения быстродействия при использовании алгоритмов помехоустойчивого кодирования при аппаратных затратах, сравнимых с библиотечными и стандартными средствами кодирования по Хэммингу, используемых в существующих микросхемах памяти и микропроцессоров. Поэтому в статье проводится анализ возможности коррекции прежде всего кратных ошибок на основе кодов, исправляющих смежные двукратные ошибки, а также представлен код собственной разработки, исправляющий смежные двукратные ошибки.
2. ОСОБЕННОСТИ ПРИМЕНЕНИЯ ПОМЕХОУСТОЙЧИВЫХ КОДОВ В СУБ-100 нм СБИС
На рис. 1 приведен пример распределения одиночных и множественных сбоев при воздействии отдельных ядерных частиц с различными энергиями на коммерческую КМОП СБИС ОЗУ
с топологическими нормами 90 нм [5]. Большинство ошибок в элементах и микросхемах памяти для низкоэнергетичных частиц относится к одиночным ошибкам. Однако для высокоэнергетич-ных отдельных ядерных частиц практически все сбои данных, обусловленные одиночными радиационными эффектами, становятся парными и кратными. Это обусловлено существенно меньшими размерами ячеек памяти в сравнении с размерами треков ионизирующих частиц в объеме кристалла микросхемы. Очевидно, что наиболее простым средством уменьшения числа множественных сбоев в слове данных в этом случае является метод перемежения и разнесения бит в кодовом слове. Данный подход позволяет свести часть MBU к одиночным и парным сбоям, которые в дальнейшем могут эффективно обнаруживаться и исправляться кодами Хэмминга. На рис. 2 показан пример структурной организации элементов памяти, использующих метод переме-жения данных 4 : 1. Проведенные оценки топологических затрат для технологии 65 нм КМОП показали, что в большинстве случаев неэффективно применять перемежение более 4 : 1—8 : 1 из-за падения быстродействия, вызванного большой разрядностью мультиплексоров и дешифраторов столбца, а также из-за возникающих в случае большой степени перемежения неоптимальных габаритов топологии массива ячеек памяти. Более того, на рис. 3 приведен пример формирования парной ошибки по адресу 4 даже при использовании перемежения 4:1. Поэтому де-факто встроенное помехоустойчивое кодирование, обеспечивающее обнаружение и исправление как минимум парных ошибок, становится обязательной опцией при разработке современных микросхем памяти и встроенных СОЗУ для всех радиа-
_Перемежение по 4 кодовых слова
A1 B1 C1 D1 A2 B2 C2 D2 An Bn Cn Dn
B1 B2 Bn
Одиночное кодовое слово Рис. 2. Пример структурной организации элементов памяти, использующих метод перемежения данных 4 : 1.
с
е р
2 с
е р
Рис. 3. Двукратная смежная ошибка (адрес 4) при перемежении данных в массиве памяти.
ционно - стоиких и высокопроизводительных применений.
Необходимо определить эффективность различных подходов к решению данной задачи. Среди помехоустойчивых кодов, существуют несколько типов, используемых для различных целей. Наиболее эффективным типом кодов для борьбы со сбоями с СОЗУ при сохранении высокого быстродействия и малой аппаратной избыточности является тип линейных блочных кодов Хэмминга [6]. В общем случае структура СОЗУ с использованием методов помехоустойчивого кодирования по Хэммингу представима в виде, показанном на рис. 4. При использовании помехоустойчивого кодирования к каждому информационному слову, записываемому в массив памяти, вычисляется набор проверочных битов. Прове -рочные биты хранятся в массиве памяти вместе с битами данных, имея тот же адрес. При считывании данных происходит повторное вычисление проверочных битов и сравнение их с вычисленными при записи. На основании результата сравнения происходит обнаружение или коррекция ошибок, в случае их наличия, а также формируются сигналы наличия или отсутствия ошибки. Применяемые линейные блочные SEC-DED (single-error-correction, double-error-detection) коды
Хэмминга, позволяют исправлять однократные и детектировать двукратные ошибки в каждом кодовом слове практически без потери быстродействия СБИС. Каждый код типа Хэмминга однозначно определяется соответствующей ему проверочной Н-матрицей. В соответствии с Н-матрицей происходит вычисление проверочных битов при записи кодового слова в СОЗУ и детектирование ошибки при чтении и декодировании кодового слова. При декодировании каждый столбец Н-матрицы соответствует синдрому, означающему ошибку в бите, номер которого совпадает с номером столбца. В случае многократной ошибки суммарный синдром будет представлять собой результат побитового сложения по модулю два тех столбцов Н-матрицы, номера которых совпадают с номерами ошибочных битов.
При проектировании элементов памяти наиболее распространенные размерности информационных слов (16, 32, 64 и т.д.) не являются оптимальными для кодов, вследствие чего возникает избыточность, выражающаяся в том, что 8ЕС-ОЕО код может детектировать часть ошибок кратности больше двух. Также эту избыточность можно использовать для исправления двукратных смежных ошибок, преобразов
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.