научная статья по теме ПОМЕХОУСТОЙЧИВОЕ КОДИРОВАНИЕ В КМОП ОЗУ, УСТОЙЧИВЫХ К ОДИНОЧНЫМ ВОЗДЕЙСТВИЯМ ЯДЕРНЫХ ЧАСТИЦ Электроника. Радиотехника

Текст научной статьи на тему «ПОМЕХОУСТОЙЧИВОЕ КОДИРОВАНИЕ В КМОП ОЗУ, УСТОЙЧИВЫХ К ОДИНОЧНЫМ ВОЗДЕЙСТВИЯМ ЯДЕРНЫХ ЧАСТИЦ»

МИКРОЭЛЕКТРОНИКА, 2015, том 44, № 5, с. 359-367

-- СХЕМОТЕХНИКА :

УДК 621.377.622+ 621.3.049.771.14+ 621.377.037.3

ПОМЕХОУСТОЙЧИВОЕ КОДИРОВАНИЕ В КМОП ОЗУ, УСТОЙЧИВЫХ К ОДИНОЧНЫМ ВОЗДЕЙСТВИЯМ ЯДЕРНЫХ ЧАСТИЦ

© 2015 г. К. А. Петров1, В. Я. Стенин1, 2

1НИИсистемных исследований РАН 2Национальный исследовательский ядерный университет "МИФИ" E-mail:petrovk@cs.niisi.ras.ru, vystenin@mephi.ru Поступила в редакцию 18.12.2014 г.

Проведен анализ кодеров-декодеров, применяемых в ОЗУ для повышения надежности хранения данных при воздействиях одиночных ядерных частиц. Декодер Хсяо при равном количестве проверочных битов имеет меньшую задержку прохождения сигналов, чем декодер модифицированного кода Хэмминга, а декодер расширенного кода Хсяо с дополнительными проверочными битами имеет наименьшую задержку среди всех декодеров. Использование в ОЗУ декодеров Хсяо с блоками с укороченной схемой коррекции, симметрично-упрощенной схемой вычисления вектора ошибки и схемой формирования сигналов ошибки без использования вектора ошибки позволяет уменьшить длину критических путей и снизить аппаратурные затраты для случаев, когда исключается обнаружение трехкратных ошибок. Для SEC-DAEC кодов обоснована одинаковая эффективность декодеров Ричтера, а также кодеров-декодеров, полученных оптимизацией на основе генетических алгоритмов.

DOI: 10.7868/S0544126915050099

1. ВВЕДЕНИЕ

Повышение надежности хранения данных статическими КМОП ОЗУ в условиях одиночных сбоев при воздействии ядерных частиц (single event upset — SEU) обеспечивается [1—3] как повышением устойчивости самих ячеек памяти, так и использованием средств кодирования-декодирования информационных слов [2, 4].

По мере снижения проектных норм растет вероятность сбоев ячеек памяти, причем в основном за счет множественных или кратных сбоев (multiple cell upset — MCU) при воздействии одной частицы [5, 6], особенно для тяжелых ионов [7]. Это приводит к снижению надежности работы микропроцессорных СБИС и систем на их основе.

Снижение вероятности кратных сбоев в ОЗУ в одном кодовом слове обеспечивается мультиплексированием записи смежных битов одного кодового слова в ячейки памяти, пространственно разнесенные на кристалле ОЗУ [8].

Сбоеустойчивые ячейки памяти DICE (Dual Interlocked Storage Cell), традиционно проектируемые простым масштабированием топологии [9, 10], при снижении проектных норм от 180 до 32 нм потеряли свое преимущество над обычными 6Т КМОП ячейками памяти [11, 12] по частоте сбоев (soft error rate — SER) и пороговым зарядам.

В случае КМОП ячеек памяти со схемотехникой DICE, с повышенной устойчивостью к воздействию одиночных ядерных частиц за счет ис-

пользования дополнительных элементов хранения логического состояния ячейки [2], частота сбоев состояний ячеек памяти может быть снижена за счет увеличения расстояния между чувствительными узлами таких ячеек. Чем больше расстояние между чувствительными узлами прибора в активном слое кремния, тем меньше вероятность кратного воздействия и сбоя. Увеличение расстояния между чувствительными узлами схемы (элемента) требует нетрадиционных методов проектирования топологии таких элементов [13, 14], чтобы избежать неэффективного использования площади кристалла. Это затратный подход по отношению использования площади кристалла может быть приемлемым в основном для высоконадежных КЭШ ОЗУ с относительно небольшой информационной емкостью.

Повышение надежности хранения данных в КМОП ОЗУ не может быть осуществлено без использования избыточного кодирования данных при записи в ОЗУ и декодирования присчитывании [2—4]. В связи с этим актуально обоснование методов и аппаратных средств построения кодер-декодеров для КМОП ОЗУ с малыми (суб-100-нм) проектными нормами, которые должны обеспечить снижение вероятности потери информации при сбоях состояний отдельных ячеек памяти ОЗУ и характеризоваться малыми задержками кодирования-декодирования, а также занимать минимальную площадь на кристалле в составе ОЗУ.

Задержка прохождения сигналов в декодере, нс

Количество

проверочных

битов

4.5 4.0 3.5 3.0 2.5. 2.0 1.5 1.0 0.5 0

оФ

А

Ж

е?

«Я*

18 16 14 12 10 8 6 4 2 0

Рис. 1. Сравнительные характеристики декодеров, применяемых в ОЗУ для исправления однократных ошибок.

Наиболее распространенными кодами для повышения достоверности хранящейся информации в ОЗУ являются линейные блочные коды Хсяо [15, 16]. Помехоустойчивое кодирование линейным блочным кодом осуществляется с помощью кодера и декодера, расположенных на шине данных и вносящих задержки при записи и чтении данных ОЗУ, что влияет на время доступа и делает актуальным снижение задержек преобразования сигналов в кодере и декодере. Изменение характеристик кодер-декодеров осуществляется за счет изменения проверочных матриц кода [17—19], а также за счет использования элементов ПЗУ в декодере [20] для повышения быстродействия декодера. Надежность кодер-декодеров зависит от их устойчивости к сбоям под воздействием одиночных ядерных частиц [21].

2. СРАВНИТЕЛЬНЫЙ АНАЛИЗ КОДЕР-ДЕКОДЕРОВ, ИСПРАВЛЯЮЩИХ ОДНОКРАТНЫЕ ОШИБКИ

Существует ряд помехоустойчивых кодов, применяемых в ОЗУ. Кодер-декодеры, построенные на основе проверочных матриц этих кодов, отличаются временем задержки прохождения сигналов и количеством необходимых проверочных битов. Наименование кодер-декодеров в статье определяется по алгоритму используемой проверочной матрицы.

Сравнительный анализ кодер-декодеров 64-битового информационного слова, исправляющих однократные ошибки, был проведен на кодер-декодерах, не обнаруживающих все двукратные ошибки: кодер-декодер Хэмминга, кодер-декодер итеративного прямоугольного кода, кодер-декодер

итеративного треугольного кода; а также на кодер-декодерах, обнаруживающих все двукратные ошибки: это модифицированный кодер-декодер Хэмминга, кодер-декодер Хсяо, кодер-декодер расширенного кода Хсяо с дополнительными проверочными битами.

Проведено моделирование поведенческих моделей кодер-декодеров и осуществлен синтез топологий по проектно-технологической норме 180 нм КМОП. На рис. 1 представлены диаграммы значений задержек прохождения сигналов в вариантах декодеров (значения по левой оси), полученные в результате синтеза, а также необходимое количество проверочных битов (значения маркеров графика по правой оси).

Сравнение полученных данных показывает, что декодеры, не обнаруживающие все двукратные ошибки, при минимальном количестве проверочных битов имеют меньшую задержку прохождения сигналов, чем декодеры, обнаруживающие все двукратные ошибки (см. рис. 1). Декодер Хсяо при равном количестве проверочных битов имеет меньшую задержку прохождения сигналов, чем декодер модифицированного кода Хэммин-га, а декодер расширенного кода Хсяо с дополнительными проверочными битами имеет наименьшую задержку прохождения сигналов среди всех рассмотренных декодеров. Декодеры итеративного прямоугольного кода и модифицированного кода Хэмминга нецелесообразно использовать по причине аналогов с лучшими характеристиками.

Блок вычисления

Рис. 2. Функциональная схема декодера Хсяо (п, к).

3. БЫСТРОДЕЙСТВИЕ И АППАРАТУРНЫЕ ОСОБЕННОСТИ ДЕКОДЕРОВ ХСЯО

А. Структура декодера Хсяо

Кодер Хсяо (см. элемент "Кодер Хсяо" рис. 2) основан на элементах ИСКЛ-ИЛИ, проверочные биты формируются на основании записываемых в ОЗУ данных — информационного слова (информационных битов) размера к бит. При формировании каждого проверочного бита информационные биты выбираются в соответствии с проверочной матрицей кода. Полученные на выходе кодера проверочные биты записываются в ОЗУ по тому же адресу, что и информационные биты, вместе с ними формируя кодовое слово размера п бит. Помехоустойчивый код Хсяо обозначается при этом как (п, к), где п — размер кодового слова, к — размер информационного слова в битах.

На рис. 2 приведена функциональная схема декодера Хсяо (п, к). Декодер преобразует при чтении данных кодовое слово с выходной шины ОЗУ, формируя сигналы ошибки и выходные данные, исправленные в случае возникновения в них ошибки. При чтении кодового слова (а1^ап) из ОЗУ с помощью блока вычисления синдрома ошибки осуществляется повторное вычисление проверочных битов с последующим побитовым сравнением их с проверочными битами, считанными из ОЗУ. Результат сравнения — синдром ошибки — участвует в формировании сигналов ошибки, а также является входным для блока вычисления вектора ошибки, который представляет собой неполный дешифратор (п—к) в п — ДШ1 (см. рис. 2). Выходом дешифратора ДШ1 является вектор ошибки, мас-

кирующий входные данные с помощью побитового сложения по модулю два в блоке коррекции, исправляя однократную ошибку в кодовом слове. Вектор ошибки также участвует в формировании сигналов ошибки. Выходным словом декодера на рис. 2 является исправленное в случае однократной ошибки кодовое слово (¿1^йп), а также сигналы наличия ошибки и неисправимой ошибки.

Б. Элементы и связи в декодере

При проектировании декодеров в зависимости от предъявляемых требований могут использоваться различные варианты схем блоков коррекции, вычисления вектора ошибки и блока формирования сигналов ошибки, а также различные варианты связей между элементами — синдром ошибки и вектор ошибки.

Схема блока коррекции декодера Хсяо (п, к) может быть как полной, так и укороченной и состоять из п или из к двухвходовых элементов ИСКЛ-ИЛИ. Полная схема коррекции представлена на рис. 2. Декодер Хсяо (п, к) с укороченной схемой блока коррекции используется в случае, когда нет необходимости передавать на выход декодера проверочные биты, и отличается тем, что его выход будет состоять из к бит (¿1^йк). Декодер с укороченной схемой блока коррекции не может применяться в ОЗУ, если необходимо считывание исправленных проверочных битов, например, при использовании каскадного декодирования, отладке кодер-декодера в составе подсистемы памяти или для анализа сбоев в ячейках ОЗУ.

(а)

О

Синдром ошибки

о

&

&

&

&

_ Вектор ошибки

&

&

&

&

Синдром ошибки

(в)

Синдром ошибки

>

&

&

Вектор ошибки

&

&

(б)

&

Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.

Показать целиком

Пoхожие научные работыпо теме «Электроника. Радиотехника»