ВЕСТНИК ЮЖНОГО НАУЧНОГО ЦЕНТРА РАН Том 4, № 2, 2008, стр./8-26
ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ -
УДК 681.3.01
ПОСТРОЕНИЕ РЕКОНФИГУРИРУЕМЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ НА ОДНОРОДНЫХ ВЫЧИСЛИТЕЛЬНЫХ СРЕДАХ
© 2008 г. М.С. Кочерга', В.И. Шмойлов2
Рассмотрено построение реконфигурируемых вычислительных систем на однородных вычислительных средах. Описана архитектура однородных вычислительных сред. Подробно изложена организация вычислительного процесса в однородных средах. Отмечены особенности построения реконфигурируемых вычислительных систем на программируемых логических интегральных схемах и однородных вычислительных средах.
Ключевые слова: реконфигурируемые вычислительные системы, программируемые логические интегральные схемы, однородные вычислительные среды, мультиконвейерные вычислительные структуры.
ВВЕДЕНИЕ
Как известно, реальная производительность многопроцессорных вычислительных систем с традиционной архитектурой при решении задач, требующих большого числа пересылок информации, не превышает 5-10% от декларируемой пиковой производительности системы [1]. В многопроцессорных системах, зачастую представляющих собой объединение множества процессоров с помощью традиционных сетевых решений, на реальную производительность негативное влияние оказывают низкая скорость процедур межпроцессорного обмена, а также необходимость синхронизации взаимосвязанных последовательных процессов, каждый из которых выполняется в отдельном процессоре системы.
Основная причина низкой эффективности многопроцессорных вычислительных систем -несоответствие между «жесткой» архитектурой вычислительной системы и информационной структурой решаемых задач. Устранить эту причину позволяет способ построения систем с динамически перестраиваемой архитектурой. Практическое внедрение этой концепции сдерживалось отсутствием необходимой для ее реализации элементной базы. В последние годы такая элементная база на рынке поя-
1 НИИ многопроцессорных вычислительных систем Южного федерального университета, г. Таганрог, ул. Чехова. 2, тел. (8634) 31-89-10, e-mail: Regull05@list.ru.
2 Южный научный центр РАН, г. Ростов-на-Дону, пр. Чехова, 41, тел. (863) 256-66-77, e-mail: shmoylov40@at.infotectt.ru.
вилась - это программируемые логические интегральные схемы высокой степени интеграции (ПЛИС). По пути создания на ПЛИС реконфигурируемых систем уже идут российские и зарубежные фирмы [2, 3].
Компания "Star Bridge Systems" одна из первых представила суперкомпьютер, который основан на реконфигурируемой технологии и построен на кристаллах с архитектурой FPGA фирмы "Xilinx". Кристаллы изменяют свою структуру непрерывно при решении задач в режиме реального времени. Семейство реконфигурируемых вычислительных систем различной производительности разработано в НИИ многопроцессорных вычислительных систем Южного федерального университета. По мнению разработчиков, использование кристаллов FPGA обеспечивает производительность систем на два порядка больше в сравнении с производительностью систем с аналогичной потребляемой мощностью и стоимостью, реализованных на стандартных микропроцессорах.
Реконфигурируемые вычислительные системы могут быть созданы, однако, не только на широко распространенных программируемых логических интегральных схемах, но и на малоизвестных специалистам однородных вычислительных средах (ОВС), организация вычислительного процесса в которых детально рассмотрена в статье. Однородные среды позволяют создавать вычислительные системы повышенной живучести. Кроме того, среды имеют и другие уникальные свойства, обеспечивающие построение на их основе вычислительных систем с высокими техни-ко-экономическими характеристиками.
ПОСТРОЕНИЕ РЕКОНФИГУРИРУЕМЫХ СИСТЕМ НА ОДНОРОДНЫХ СРЕДАХ
Однородная вычислительная среда представляет собой геометрически правильную решетку, в каждом узле которой находится ячейка, выполняющая простейшие вычислительные и коммутационные функции. Это оригинальное направление зародилось в России в начале 1960-х годов [4] и последней четверти XX века успешно развивалось российскими и украинскими специалистами [5-7].
Внимание к концепции ОВС определялось прежде всего тем, что однородные среды с их технологичностью позволяли выпускать эффективные вычислительные системы. И принципиально важно подчеркнуть то обстоятельство, что производство мощных, надежных и сравнительно недорогих вычислительных систем обеспечивалось при весьма невысоком уровне микроэлектронной технологии.
На рис. 1 показана структурная схема вычислительной ячейки. Ячейка представляет собой одноразрядный тактируемый модуль, содержащий собственный регистр программы. Вычислительная ячейка имеет четыре информационных входа
(й1, а2, аЗ, д4) и выхода (/?!, Ь2, ЬЗ, М), вход управления вводом программ, вход и выход канала программирования, входы тактовых импульсов и сброса. Ячейка содержит в себе такие функциональные элементы, как регистр программы, дешифратор команд, арифметико-логическое устройство (АЛУ), три входных и три выходных коммутатора (К1, К2, КЗ и К4, К5, Кб), коммутаторы канала АЛУ (К8 и К10), константы (К7), транзита (К9) и схему регистра константы.
Регистр программы имеет 16 разрядов, которые объединены в следующие поля:
- разряды 0, 1 - адрес выхода второго канала транзита,
- разряды 2, 3 - адрес выхода первого канала транзита,
- разряды 4, 5 - адрес выхода канала АЛУ,
- разряды 6, 7 - адрес входа первого канала транзита,
- разряды 8,9- адрес входа второго операнда,
-разряды 10, 11 - адрес входа первого операнда,
- разряд 12 - признак задержки (ПЗ),
- разряды 13, 14, 15 - код операции АЛУ.
Работа с вычислительной ячейкой предполагает режимы настройки и работы. По сигналу
Регистр п гограммы
'КОП 13 А1 А2 А4 АЗ А5 А6
Л «к 9 18 7|б 5 14 3 I 2 1|о
КОП
|А1
Дешифратор команд
К1
ШП
Б
К2
АЛУ
А4
КЗ
Схема регистра константы
К8
Тг.
А.
ПЗ 1 АЗ
кю
канал АЛУ
К4
К7
Тг.
К9
Тг.
1-й канал транзита
К5
ÍA5
2-й канал транзита
Кб
Рис. 1. Структурная схема вычислительной ячейки ВЕСТНИК ЮЖНОГО НАУЧНОГО ЦЕНТРА РАН 1.4 №2 2008
управления вводом программы, равному логической единице, вычислительная ячейка переходит в режим «настройка», в котором с каждым тактовым импульсом осуществляется запись информации в регистр программ. При сигнале, равном логическому нулю, вычислительная ячейка переходит в режим «работа», когда она по заданному коду регистра программы осуществляет в канале АЛУ арифметическую или логическую операцию над одноразрядными операндами, поступающими с входных коммутаторов К1, К2, и передачу в следующем такте работы результата обработки через коммутаторы К8, К10 на выходной коммутатор К4. При этом ячейка параллельно может осуществлять коммутацию входных информационных потоков с ее входов на выходы по двум каналам транзита. При значении ПЗ = 1 ячейка осуществляет в канале АЛУ через коммутатор К10 дополнительную задержку информации на один такт.
В зависимости от кода операции (КОП) вычислительная ячейка выполняет следующие арифметико-логические операции:
- суммирование с запоминанием переноса (КОП = 001,+),
- логическое умножение (КОП = 010, л),
- логическое умножение с инверсией (КОП = = 100, А),
- суммирование по модулю 2 (КОП = 101, ®),
- запоминание 1 (КОП = 110, ЗП1),
- генерирование константы (КОП =111, ГК),
- расширенный транзит (КОП = 011, РТ),
- нет операции (КОП = 000, НОП).
Таким образом, система команд вычислительной ячейки включает арифметические и логические операции, а также операции транзита.
Операция «запоминание 1» выполняется следующим образом:
- если второй операнд равен логическому нулю, ячейка осуществляет передачу на выход значения первого операнда;
- если второй операнд равен логической единице, ячейка сохраняет на выходе свое предыдущее значение.
При выполнении операции «запоминание 1» результат на выходе ячейки появляется через два такта.
Выполняя операцию «генерация константы», ячейка осуществляет:
- при ПЗ = 0 циклическую передачу на выход ячейки восьмиразрядной константы, предварительно записанной в разрядах 4, ..., 11 регистра программы;
- при ПЗ = 1 передачу информации, поступающей со входа а 1 ячейки через разряды 4, ..., 11
регистра программы, на ее выход, производя тем самым задержку информации на 8 тактов.
В НИИ точных технологий (г. Зеленоград) был разработан суперкристалл ОВС - микросхема размером 15.97 х 16,93 мм [8]. СБИС ОВС содержала матрицу 10 х 13 вычислительных ячеек. Рабочее поле матрицы включало 10 х 10 ячеек, то есть в каждой строке матрицы однородной среды имелось три резервных процессорных элемента, что обеспечивало дефектоустойчивость суперкристаллов при их изготовлении и отказоустойчивость при эксплуатации. В среде второго поколения, то есть в суперкристалле ОВС, использована описанная выше ячейка с незначительными модификациями, однако матрица ячеек была организована уже по-иному. Имелись узлы шунтирования, обеспечивающие локализацию неисправных ячеек (рис. 2).
Если первые поколения однородной среды ориентировались прежде всего на вычисления, то в средах третьего поколения, получивших название «пульсирующие информационные решетки», или сокращенно «пульсиры», выполняются три одинаково важные функции - функции вычислений, коммутации и памяти [9, 10]. Функция обработки информации реализует процессор, принимающий два однобитовых операнда. Ячейка пульсира имеет значительные коммутационные возможности: в нее могут входить информационные потоки с восьми направлений. Ячейка также включает регистровую память значительной емкости (128 Кбайт). Особое внимание уделено обеспечению надежности работы пульсира. Надежность обеспечивается комплексом средств. Имеется возможность регулярно осуществлять проверку функционирования системы, чтобы выявлять отказавшие ячейки. Это осуществляется через служебный канал.
ОРГАНИЗАЦИЯ ВЫЧИСЛЕНИЙ В ОДНОРОДНЫХ СРЕДАХ
На рис. 3 приведена схема мультиконвейерной вычислительной структуры (МКВС) на однородной среде.
Матрицы вычислительных и запоминающих ячеек соединены между собой через периферийные ячейки. Процесс настройки среды и ее работа раз
Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.