научная статья по теме РАЗРАБОТКА И ИССЛЕДОВАНИЕ АЦП СЛЕДЯЩЕГО ТИПА ВЫСОКОЙ ТОЧНОСТИ И БЫСТРОДЕЙСТВИЯ Энергетика

Текст научной статьи на тему «РАЗРАБОТКА И ИССЛЕДОВАНИЕ АЦП СЛЕДЯЩЕГО ТИПА ВЫСОКОЙ ТОЧНОСТИ И БЫСТРОДЕЙСТВИЯ»

УДК 681.335.2

РАЗРАБОТКА И ИССЛЕДОВАНИЕ АЦП СЛЕДЯЩЕГО ТИПА ВЫСОКОЙ ТОЧНОСТИ И БЫСТРОДЕЙСТВИЯ

Р. Р. Бабаян, В. П. Морозов

Описаны разработка и исследование АЦП следящего типа высокой точности и быстродействия на отечественной элементной базе

Аналого-цифровые преобразователи следящего типа (АЦПСл) обычно имеют в своем составе циф-роаналоговый преобразователь (ЦАП) и реверсивный счетчик с устройством управления, которые позволяют организовать процесс уравновешивания так, чтобы выходной код АЦП непрерывно следил за изменением входного (преобразующего) напряжения [1]. При использовании простого счетчика и уравновешивания методом последовательного счета АЦПСл являются медленнодействующими (время преобразования ^ 1 1...10 мс) и непригодны для целей настоящей работы. Однако применение в схеме уравновешивания быстродей-

ствующего арифметико-логического устройства (АЛУ) позволяет, как будет показано в дальнейшем, существенно повысить быстродействие как в режиме слежения, так и применительно к АЦП последовательного приближения (АЦППП) — АЦП поразрядного уравновешивания [2].

АЦПСл, структурная схема которого приведена на рисунке, содержит два одинаковых набора резисторов 1, сопротивления которых соответствуют двоичному коду Л = 2иЛд (п — число двоичных разрядов АЦП), Л — сопротивление резистора младшего значащего разряда (МЗР). Под-

Структурная схема АЦПСл

ключенные к источникам эталонных напряжении + иэт и — иэт делители образуют две группы опорных напряжении, возрастающих по значению от меньшего, равного иэт -2-и, до иэт/2 и отличающихся друг от друга лишь знаком. При иэт = 10 В наименьшее опорное напряжение, соответствующее весу МЗР, равно 313 мкВ. Блок компараторов 2 содержит п компараторов для каждой полярности опорных напряжении, включенных со стороны выхода по схеме "ИЛИ", на входах которых опорное напряжение делителя сравнивается с напряжением рассогласования: ±Аи = ивх — Ццап, где ивх — входное (преобразуемое) напряжение; ЦЦап — напряжение на выходе ЦАП, пропорциональное выходному коду АЦП.

Арифметико-логическое устройство (АЛУ) 3 (параллельныи сумматор) работает в режиме суммирования или вычитания в зависимости от знака напряжения рассогласования и, поступающего также на вход компаратора Кзн, управляющего работой АЛУ. Если А и > 0, сигнал с выхода Кзн устанавливает в АЛУ режим суммирования, при А и < 0 — режим вычитания. В процессе уравновешивания происходит параллельное сложение либо вычитание кода, являющегося результатом предыдущего такта, и кода, образованного на выходах компараторов в момент поступления очередного импульса тактового генератора Г. Цифро-аналоговый преобразователь 4 содержит п входных двоичных переменных, в числе которых старший разряд — знаковый. Выходное напряжение ЦАП сравнивается с входным напряжением на входах дифференциального операционного усилителя А1, имеющего по обоим входам (вход-инвертор и вход-повторитель) коэффициент передачи, равный единице. При этом на выходе А1 формируется сигнал рассогласования ±Аи, который в процессе уравновешивания уменьшается до величины |А и | < МЗР. При достижении величины А и < МЗР/2 компаратор МЗР переключается из состояния "1" в состояние "0", что служит сигналом конца процесса преобразования.

Максимальное время преобразования АЦПСл ^р = п//у и равно времени преобразования АЦППП, однако в среднем эта схема в два раза более быстродействующая, чем АЦППП. Этот параметр явился основным при выборе схемы АЦП для исследований при выполнении настоящей работы.

Другим фактором, позволившим остановить выбор на этой схеме, было то, что рассматриваемый АЦП может быть создан на основе интегральных компонентов малой степени интеграции.

Повышение быстродействия в сравнении с АЦППП достигается за счет применения быстро-

действующего параллельного сумматора вместо реверсивного счетчика и аппаратурной избыточности благодаря возросшему в (2п — 1) раза числу компараторов.

Важным является также то, что статическая точность АЦПСл определяется, как и в случае АЦППП, лишь точностью и стабильностью компонентов ЦАП и дифференциального операционного усилителя, на выходе которого формируется сигнал рассогласования ±Аи. Стабильность сопротивлений резисторов в делителях напряжения опорных источников и порогов срабатывания компараторов теоретически также не сказывается на точности работы АЦПСл, если разброс параметров не превышает 50 %, так как при ошибочном включении какого-либо разряда из-за разброса порогов срабатывания компараторов возникает режим повторного уравновешивания, при котором ошибка устраняется, хотя при этом возрастает время преобразования [2]. С целью исключения такого режима при выборе параметров блока компараторов [3] было принято, чтобы допустимый разброс порогов срабатывания каждого из старших по весу разрядов (с 1-го по 10-й включительно) был не более +1 % от веса предыдущего (младшего) разряда. Это требование легко выполняется при использовании в делителях резисторов с допуском +0,5 или 0,1 %, например, типа С2-14 или С2-29. С целью исключения неустойчивого режима уравновешивания и ошибок преобразования пороги срабатывания шести младших разрядов устанавливаются с разбросом не более МЗР/2 с помощью подстрочных резисторов в цепях установки нуля ИС К554СА3А.

Время преобразования ^р АЦПСл поразрядного уравновешивания вычисляется по формуле: ^пр = п(?к + Ц + + ^ + ¿вх, где п — число двоичных разрядов; К — время переключения компараторов; Ц — время задержки цифровых элементов; ty — время установления выходного напряжения ЦАП; ¿0 — время обнуления при работе с входным устройством выборки/хранения; — время фиксации ивх устройством выборки/хранения.

Задержки Ц ¿0 и одного порядка, их суммарная величина не превышает 0,3 мкс, и при п =16 составляющая времени преобразования, вносимая этими задержками, достигает 4,5...5 мкс. Примерно такое же время преобразования имеет десятиразрядный ЦАП на основе микросхемы К572ПА1. Повышение точности ЦАП (увеличением числа разрядов до 16) приводит к возрастанию времени установки. Поэтому при выборе схемы ЦАП для 16-разрядного АЦПСл было принято решение младшие 10 разрядов выполнить на

Датчики и Системы • № 9.2008 _ 39

основе сравнительно быстродействующего ЦАП (микросхема К572ПА1 с операционным усилителем К140УД8Б) [3, 4], выходное напряжение которого с коэффициентом передачи, равным весу 10-ти младших разрядов, суммируется на входе основного усилителя А1 (см. рисунок). При этом в такой же степени уменьшается влияние недостатков, присущих интегральной схеме К572ПА1. Шесть старших разрядов (в том числе один знаковый) выполнены на делителе из дискретных резисторов типа С2-29 с подстроечными резисторами в каждом разряде для точной установки веса разрядов [3], в которых резистор 2Л подключается к источнику эталонного напряжения ключами напряжения, обеспечивающими время установления ty выходного напряжения Ццап с точностью 0,01 % в пределах 0,8...1,2 мкс при использовании специально разработанного усилителя. При этом полное время преобразования пяти значащих старших разрядов (один из них — знаковый) составляет 5...6 мкс. Следовательно, частота тактового генератора не может быть выбрана выше 200 кГц. При этом максимальное время преобразования

= 16/2-105 * 80 мкс.

Испытание АЦПСл в режиме поразрядного уравновешивания для входных сигналов от +10 В

+2МЗР до —10 В +2МЗР для всех оцифрованных значений кода показало [4], что наибольшее время для сигнала +10 В не превышает 75 мкс. При этом

среднее время преобразования ^

пр. ср

< 40 мкс.

ЛИТЕРАТУРА

1. Справочник по средствам автоматизации / Под ред.

B. И. Низе и И. В. Антика. — М., Энергоатомиздат, 1983. — 504 с.

2. Баклай В. Г., Крюк И. П., Лукьянов Л. М. Интегральные схемы аналого-цифровых и цифроаналоговых преобразователей.— М., Энергия, 1978. — 256 с.

3. Бабаян Р. Р., Полонников Д. Е. Исследование и разработка принципов построения аналого-цифровых преобразователей высокой точности и быстродействия следящего типа // Приборы и системы управления. — 2001. — № 7. —

C. 32—38.

4. Бабаян Р. Р. Экспериментальные исследования следящего преобразователя аналог-цифра высокой точности // Приборы и системы управления. — 2002. — № 1. — С. 43—46.

Работа выполнена в Институте проблем управления им. В. А. Трапезникова РАН (г. Москва).

Роберт Рубенович Бабаян — д-р техн. наук, зав. лабораторией; ® (495) 334-93-01

Виталий Пантелеймонович Морозов — д-р техн. наук, вед. научн. сотрудник. □

УДК 531.781.2(088.8)

КОМБИНИРОВАННЫЙ ПЕРВИЧНЫЙ ПРЕОБРАЗОВАТЕЛЬ В СИСТЕМЕ ИЗМЕРЕНИЯ ДЕФОРМАЦИЙ ЛОПАТОК ТУРБОМАШИН

А. И. Данилин

Рассмотрена реализация оптоэлектронного дискретно-фазового метода определения деформационного состояния лопаток работающих турбомашин с помощью датчика, в котором конструктивно объединены оптоэлектрон-ный и вихретоковый первичные преобразователи. Определены составляющие инструментальной погрешности для различных вариантов построения.

Важным достоинством опто-электронного дискретно-фазового метода (ОЭДФМ) [1] является отсутствие корневых датчиков, а установка первичных преобразователей (ПП) заподлицо с внутренней поверхностью корпуса турбомашины исключает

влияние измерительных средств на процессы во внутреннем тракте двигателя. Кроме этого оптоэлектронные ПП позволяют расширить возможности ДФМ на измерение локальных деформаций из-за кромочных или пластиночных высокочастотных

колебаний лопаток и устранить недостатки других реализаций ДФМ [2].

Одним из вариантов построения оптоэлектронных ДФМ является способ [3], в котором совместно используются опто-электронный (ОЭП) и вихрето-

Для дальнейшего прочтения статьи необходимо приобрести полный текст. Статьи высылаются в формате PDF на указанную при оплате почту. Время доставки составляет менее 10 минут. Стоимость одной статьи — 150 рублей.

Показать целиком